网站首页

DDR2芯片控制模块verilog

于 2022-02-13 发布文件大小:1.19 MB

 0  149

下载积分: 2 下载次数: 1

我要下载

代码说明：

ddr2存储器控制模块，大家可以拿去借鉴，其中对DDR2内部时钟刷新本人花了很久的时间。内部时钟频率请各位已经自己芯片情况而定。本人也是新手，代码中有不少地方也许欠妥，大家共同学习，谢谢。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

count4
这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)

2013-08-04 09:45:07下载

积分：1
Verilog实现基于FPGA的反应测试系统
2016年4月19日22:51:52 反应测试系统

2022-01-27 17:49:48下载

积分：1
3路由器的设计与验证
应用背景这是一个内部的以太网路由器数字系统的源代码。代码已经编写的Verilog使用行为模型。有3个奴隶，一个主人，这就是为什么它被称为3配置。关键技术主要的RTL已使用Xilinx ISE仿真。FPGA实现了FPGA做sparten家庭。alhou ASIC实现，可以使用任何标准的工具如概要等。

2022-02-06 03:03:45下载

积分：1
mp3decoder
verilog实现mp3解码程序，包括testbench(mp3 decoder verilog implementation procedures, including the testbench)

2020-12-31 15:38:59下载

积分：1
3FP
一个三分频verilog模块，可以用来学习基本结构。(A three points frequency verilog module can be used to study the basic structure.)

2013-08-25 00:41:29下载

积分：1
Microcomputer-Principle
该书介绍了英特尔的80x86CPU和一些串行通信芯片，以及汇编语言。(The book introduces the Intel 80x86CPU and some serial communications chip, and assembly language.)

2013-07-27 14:55:25下载

积分：1
rams
说明： combinatorial modules

2019-04-13 19:41:21下载

积分：1
DATA_Scramble
扰码器的FPGA实现，选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)

2021-01-16 19:28:46下载

积分：1
v5_emac
以太网的FPGA程序实现以太网的FPGA程序实现以太网的FPGA程序实现(enternet verilog fpga)

2013-12-15 23:08:11下载

积分：1
DE2_70_LTM_CCD
A design on a DE270 FPGA with the use of CCD: a camera DC2 and a TRDB LTM after reading from the SRAM.

2009-10-04 23:27:04下载

积分：1

696516资源总数
106914会员总数
0今日下载

DDR2芯片控制模块verilog

0 个回复

热门标签

热门下载