16位乘法器

Learning Verilog Chinese Version Part 2

用Verilog实现的基于FPGA的简单避障游戏(A game based on FPGA,using Verilog)

实现dsp与fpga的emif的verilog异步实现，可实现异步读写以及相应功能模块控制，文件中包含仿真后的波形图形以及仿真测试程序，运行环境quartus ii11.0，仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)

gaisler公司在2011年发布的的leon3的源代码！(source code of leon3 )

Multisim11下8051跑马灯仿真。(The 8051 Marquee under Multisim11 simulation.)

4 seg display, button debouncer, and controller for parking meter

nova是一个低功耗的H.264/AVC基线解码器，面向移动应用。它是一种专用的、全硬连线的ASIC设计，不使用任何GPP/DSP核心。H.264硬件编码器被设计成一个模块化系统，具有小型、高效、低功耗的组件，可以完成定义良好的任务。设计的主要目的是使一个可伸缩的编码器适用于百万像素的图像，适用于相机头和低功耗录像机。

一个8位的CPU设计，用verilog语言写的，希望有用(A CPU OF 8 BITS )

使用VHDL语言实现对快速傅立叶变换算法的实现，并通过仿真验证其正确性。(Using VHDL language implementation for the realization of fast Fourier transform algorithm, and its correctness is validated by computer simulation.)

FPGA实现1553B编解码器功能 Verilog语言(FPGA implementation of 1553B codec function, Verilog language)