基于AT91RM9200的中断例程

这是一个简单的项目，为使用 DE2I 150 板。 DE2i 150 配备的实际硬件迂回和知识产权，以及车载多媒体外设，重构的终极灵活性的大约 150 K 逻辑元素为一个真正的系统就绪解决方案为任何任务的可扩展性选项。

最新版freertos v4.40 嵌入式操作系统-Freertos v4.40 the latest version of Embedded Operating System

xilinx嵌入式开发源码，两个很好的开发例子-Xilinx Embedded Development source, the development of two very good examples

本程序在arm下移植于uclinux，对初学者有很大的帮助

Linux下常用的串口函数库，可简化开发。-Linux common serial functions will simplify development.

ARM液晶显示相位设置界面，用于对信号输出相位进行设置-ARM LCD interface phase settings for the output phase of the signal set

嵌入式linux的jffs2文件系统移植-jffs2 Embedded Linux file system transplant

要传输的数据是目前在 sbuf 寄存器中。

AT91RM9200的网口测试代码，仅供学习（ADS1.2)。-AT91RM9200 net mouth test code, only to learn (ADS1.2).

应用背景## readme.txt文件：，和6 / 6 / 15#  ；#曼彻斯特编码来编码，结合#  ；时钟+数据 ；在一个单一的线，异步串行接口##编码是很容易的：（数据）异或（方波时钟）##解码是一个涉及多一点： ；方法见史：这个具体的设计从未 ；和 ；我原来的主人。这是一个优雅的在一个很坏的人我prevy溶液许多年前。大多数大多数的数字设计同步，这是具有一个或多个钟，这是唯一一个我遇到的异步 ；在我 ；数字逻辑，嵌入式固件设计职业生涯。弗兰克班尼特关键技术#人。五是Verilog RTL，异步状态#  ；具有单输入机：“A”和一个3 / 4#  ；输入一个名为“广告时间延迟版本”#  ；可通过数字延迟线& nbsp；#  ；或逻辑元件。#  ；这个状态机导出的原始数据#  ；和时钟输出。注意：只有一个#  ；位的变化发生在输入或状态位#  ；分配#人。T是一个男人的Verilog测试夹具的V。##得过分 ；$ apt-get install gplcver gtkwave##运行仿真 ；美元过分的人。T V人。 ；gtkwave美元verilog.dump ； ；读取保存文件：gtksetup.sav#