登录
首页 » Verilog » VGA VERILOG 彩条显示,绝对可用,适合有解码芯片的板子加载

VGA VERILOG 彩条显示,绝对可用,适合有解码芯片的板子加载

于 2022-02-10 发布 文件大小:862.38 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

绝对可用,仿照了很多代码修改而来,理解简单,只要细细阅读绝对明白,而且以后可以移植到其他程序里。顶端程序看似复杂,其实简单。module vga_module (         CLK_50M, RSTn,     VGA_HS,  VGA_VS,     VGA_BLANKn,      DAC_CLK,     VGA_R, VGA_G, VGA_B 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bt656p
    说明:  BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
    2020-12-09 12:09:19下载
    积分:1
  • hdl_adder
    MATLAB to HDL Code conversion
    2020-06-17 12:40:01下载
    积分:1
  • cycle_measure
    测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
    2013-08-29 16:09:17下载
    积分:1
  • hulf
    设计一个哈夫曼编码器 要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。 ① 组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。 ② 输入数据序列的长度为256。 ③ 先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Designing a Huffman Encoder Huffman coding is required for a data sequence to minimize the average code length and output the coded and coded data sequence of each element. (1) The elements that make up the sequence are the 10 digits [0-9], and each digit is represented by its corresponding 4-bit binary number. For example, 5 corresponds to 0101, 9 corresponds to 1001. (2) The length of the input data sequence is 256. (3) First output the encoding of each element, and then output the Huffman encoding sequence corresponding to the data sequence.)
    2019-06-19 21:49:58下载
    积分:1
  • WORK
    运用VC编程的带LCD显示的信号发生器可用三个开个调节输出三个波形(Signal generator can be used three to open a regulator output waveform using VC programming with LCD display)
    2013-03-02 16:13:27下载
    积分:1
  • 交通灯控制器
    交通灯控制芯片,该芯片具有如下功能: 1)芯片采用中芯国际 0.18工艺设计,外部采用5V电源供电,内部添加LDO模块使内部数字电路采用1.8 v 的VDD、模拟电路采用3.3 v VCC。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-06-27 08:11:05下载
    积分:1
  • led_prj
    spartan 3E和verilog HDL的初学者极好的教材,本程序可直接下载到spartan实验板上运行。(Spartan 3E and Verilog HDL beginners excellent materials, the program can be downloaded directly to the spartan experimental board run.)
    2013-04-17 13:35:42下载
    积分:1
  • 一个verilog的MP3解码项目
    //***********************************************************//data        : 2007-07-11 11:30:00 //version     : 1.0////module name : Mp3Decode////modification history//---------------------------------//firt finish  2006//             2007-07-11  11:30:00   //***********************************************************
    2022-09-17 13:05:02下载
    积分:1
  • hardware-description
    工程实用观点,简单介绍集成电路的传统设计语言现状。(Practical engineering point of view, the traditional integrated circuit design brief language status.)
    2010-09-19 11:13:38下载
    积分:1
  • 超前进位加法器
    超前进位加法器
    2022-02-10 03:35:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载