-
数字电压表程序
基于FPGA的数字电压表 两种方案 一种VHDL一种Verilog(Digital voltmeter based on FPGA)
- 2018-04-04 21:33:14下载
- 积分：1
-
高级的加密标准
AES （高级加密标准） 是一种标准的加密算法。
它使用其定义自定义的子字节变换、 多项式乘法等进行加密。
请参阅附加的语言代码。
通过 Xilinx ISE 12 打开它。
- 2022-07-04 11:37:25下载
- 积分：1
-
EDA
EDA技术及其应用《序列信号发生器的设计》，包括源文件。(EDA technology and its applications " sequence signal generator design, including source files.)
- 2012-10-29 18:30:40下载
- 积分：1
-
eDP
eDP接口TFT-LCD显示驱动原码（verilog+c）(eDP Interface TFT-LCD display driver source code (verilog+c))
- 2020-10-17 09:17:27下载
- 积分：1
-
Nexys-4-DDR-XADC
Nexys-4-DDR-XADC 开发板demo(Nexys-4-DDR-XADC e.v. Board demo)
- 2018-12-07 15:33:22下载
- 积分：1
-
基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU，内含源代码和实验设计报告及实验仿真截图，与大家共享~
- 2023-07-31 04:30:04下载
- 积分：1
-
锁相环Verilog代码
锁相环是通信领域最基本的元件，同时在FPGA上也有广泛的应用，本代码是锁相环PLL的Verilog HDL代码，简单易读，能够实现PLL基本的锁相、分频等功能
- 2022-01-26 00:06:30下载
- 积分：1
-
fpga_sdram_inst
nios学习资料，fpga调用外部sdram实例，值得初学者下载。(nios learning materials, fpga call external sdram instance, it is worth beginners to download.)
- 2013-08-24 22:26:31下载
- 积分：1
-
multiplier
参数可配置的sequential 乘法器和booth 乘法器(verilog source code with configurable parameters for sequential multiplier and booth multiplier )
- 2011-12-08 15:14:04下载
- 积分：1
-
ahb_verilog_design
代码为ahb interface ，用verilog编写的,包括仿真和综合。(Code for the interface AHB, written in Verilog, including simulation and synthesis.)
- 2020-12-21 14:49:07下载
- 积分：1
