登录
首页 » Verilog » verilog 控制ad7705读写

verilog 控制ad7705读写

于 2022-02-05 发布 文件大小:576.07 kB
0 227
下载积分: 2 下载次数: 2

代码说明:

ad7705通过spi时序进行读写,通过fpga模拟spi时序对adc进行读写,首先写入通信寄存器20h,时钟寄存器0C,通信寄存器10,设置寄存器40H,然后写通信寄存器进行读取。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • hand_shake
    握手程序,可以完美实现跨时钟域的数据传输(handshake and testbench,verilog HDL)
    2011-11-22 21:05:38下载
    积分:1
  • UART_Send_handle
    这是一个很好的基于verilog的串口通信422模块,已经经过多次验证,绝对可靠,可直接使用,本人已在工程中多次使用,无误差(This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error)
    2021-04-07 15:49:01下载
    积分:1
  • FPGA DDS
    使用DE2实现DDS,步骤简单,配置管脚可自查看(Using DE2 to realize DDS, the steps are simple and the pins can be self-checked.)
    2020-06-23 10:00:01下载
    积分:1
  • PiSo
    8位并行输入的数转换成串行输出,是基于高级硬件编程语言VHDL编写的。(8-bit parallel input into serial output digital conversion is based on the high-level hardware programming language VHDL prepared.)
    2020-11-30 21:59:27下载
    积分:1
  • FPGA_homewrk4
    设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。完成HDL设计及testbench描述,给出综合后的时序仿真结果。提交纸质文档。(Design a circuit that can find the maximum gap between two adjacent 0 in a 32bit word. The HDL design and testbench description are completed, and the result of comprehensive simulation is given. Submit paper documents.)
    2018-05-07 17:54:12下载
    积分:1
  • i2c协议读写寄存器实现
    用于进行传感器调试,控制寄存器以及状态寄存器的接口为I2C接口,故做了相应的代码实现,已经做过测试,完成了相关工作,这里不提供测试文件,下载后可以自行测试
    2022-01-25 15:52:08下载
    积分:1
  • vivado 从此开始配套资料
    vivado入门使用介绍,初学者入门学习(vivado Instructional pdf)
    2020-07-04 18:00:01下载
    积分:1
  • biaojue4
    此代码实现4人表决功能,4人中有三人同意即为通过。(Four voting)
    2013-10-29 21:46:07下载
    积分:1
  • 8b10b_xilinx
    xilinx 的8B10B编解码源码, 里面有仿真模型,用以测试验证(xilinx 8B10B encode/decode source)
    2018-07-20 16:02:29下载
    积分:1
  • 数字滤波器
    5阶数字滤波器 使用了coregenerator产生的multiplier,这个应该是最节省资源的方式了
    2022-05-09 00:43:27下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载