verilog 控制ad7705读写

握手程序，可以完美实现跨时钟域的数据传输(handshake and testbench，verilog HDL)

这是一个很好的基于verilog的串口通信422模块，已经经过多次验证，绝对可靠，可直接使用，本人已在工程中多次使用，无误差(This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error)

使用DE2实现DDS，步骤简单，配置管脚可自查看(Using DE2 to realize DDS, the steps are simple and the pins can be self-checked.)

8位并行输入的数转换成串行输出，是基于高级硬件编程语言VHDL编写的。(8-bit parallel input into serial output digital conversion is based on the high-level hardware programming language VHDL prepared.)

设计一个能求出一个32bit字中两个相邻0之间最大间隙的电路。完成HDL设计及testbench描述，给出综合后的时序仿真结果。提交纸质文档。(Design a circuit that can find the maximum gap between two adjacent 0 in a 32bit word. The HDL design and testbench description are completed, and the result of comprehensive simulation is given. Submit paper documents.)

用于进行传感器调试，控制寄存器以及状态寄存器的接口为I2C接口，故做了相应的代码实现，已经做过测试，完成了相关工作，这里不提供测试文件，下载后可以自行测试

vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)

此代码实现4人表决功能，4人中有三人同意即为通过。(Four voting)

xilinx 的8B10B编解码源码, 里面有仿真模型,用以测试验证(xilinx 8B10B encode/decode source)

5阶数字滤波器 使用了coregenerator产生的multiplier，这个应该是最节省资源的方式了