CRC _ Verilog 16

基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)

采用CORDIC算法的直接数字频率合成器的设计(CORDIC algorithm uses direct digital frequency synthesizer design)

基于VHDL语言的七段显示管程序， 实现9个数字循环 并且能控制播放速度(SEVEN SEGMENT DISPLAY)

实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 (Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A duty cycle is controlled), can store arbitrary waveform feature data and can to reproduce the waveform, it can perform- all kinds of linear superposition of the output waveform.)

说明：  阿尔泰PCI8664的采集卡labview程序(PCI8664，labview，programm)

说明：  关于quartus与modelsim 仿真(about quartus and modelsim simulator)

Complex of three-point Gauss-lengend the Formula pi, Including orbital maneuvering simulation, initial orbit calculation, University of numerical analysis algorithms.

基于FPGA XILINX平台实现8层电梯的控制系统设计，编程语言为verilog，IDE平台为VIVADO。 该代码实用，可以提供参考。系统采用模块化设计，方便代码移植、集成，代码的激励文件测试需要自己编写一下，比较简单

以DE2板子为开发平台，采用Verilog语言编程，实现了跳频通信中常用的扩频序列m编码的输出，设计采用Modelsim以及Quartus II自带逻辑分析仪验证设计的正确性，此设计已经用在某工程中，测试结果性能良好。

巴克码装到信息内同时将巴克码识别出来，实现帧同步的VHDL设计(Barker code loaded to the information identified while Barker code, VHDL design to achieve frame synchronization)