基于FPGA的LDPC码译码器的实现

低密度奇偶校验码即LDPC码是Gallager于1962年提出的一种性能接近香农限的好码。随着LDPC码被重新提出，LDPC码的优异性能在信息可靠传输中的良好应用前景，又广泛被IT业界、学术界重视起来。LDPC码被应用在光通信、卫星通信、深空通信、第4代移动通信系统、高速与甚高速率数字用户线、光和磁记录系统等。LDPC码已经成为当今信道编码领域最受瞩目的研究热点之一，在更多应用前景下取代Turbo码的趋势已经十分明显。基于LDPC码的良好性能表现，LDPC编码将更多地运用在高速高质量环境下，目前已经成为WiMax、DVB-S2、UWB等通信系统中信道编码标准。本文采用LDPC码的一般编码方法——高斯消元法。由于LDPC码的BP译码算法计算复杂，本文基于J.Chen和M.Fossorier等人提出的将归一化引入BP算法的思想，利用基于对数似然比的BP算法(LLR-BP)，实现了LDPC码硬件译码器。尽管纠错性能上有所损失，但LDPC码译码器设计及其硬件实现本身具有一定的实用意义。本文研究工作的创新点主要包括： 　　 1.提出一种基于FPGA的LDPC码译码器的硬件实现方法； 　　 2.在FPGA中实现接口通信，通过USB2.0协议与PC端互联，利用编写的软件对硬件译码器与PC端的数据交互进行控制； 　　 3.分析了LDPC码译码器切实可行的实现方法，力争解决译码延时长、硬件资源耗费多等缺点。针对LDPC码的特点，编写与其相适应的接口控制模块。