登录
首页 » Others » java里用JFreeChart画柱状图、折线图、雷达图

java里用JFreeChart画柱状图、折线图、雷达图

于 2021-05-07 发布
0 401
下载积分: 1 下载次数: 2

代码说明:

java里用JFreeChart画柱状图、折线图、雷达图,三个封装好的方法,可以直接调用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 正态分布模式下的贝叶斯分类
    用MatLab编写的正态分布模式下的贝叶斯分类器。很多模式识别的课设就有相关题目。不仅有样本分类而且会在二维坐标系下画出,正确分类与错误分类的点都会有不同的标志。
    2020-12-08下载
    积分:1
  • 智慧农业顶层设计与解决方案
    近年来,智慧农业发展突飞猛进,众多技术、资金、人才的流入,为农业现代化发展提供了广阔的发展空间与平台机遇。在刚举办的“互联网+现代农业”暨智慧农业高峰论坛上,就当前智慧农业、互联网+现代农业的发展现状,主办方托普云农副总经理朱旭华接受了采访,立足智慧农业的发展生态圈,呼吁多方力量携手共同推进互联网+现代农业的发展。“智慧农业作为一个非常巨大的市场,不可能是一家企业能做的完的、做的好的,要想持续健康发展,还需要更多的合作共赢、互帮互助。”在朱旭华看来,这种合作并不是简单的你依附我,我依附你,而是产生倍增效应,1+1一定要大于2。一号文件代表政府的引导和市场的方向,尤其是农业供给侧改革这个概念。
    2020-12-04下载
    积分:1
  • Atmega128 例
    文档中为Atmega128单片机的uart、LCD、串口、中断、led、定时器的例程
    2020-11-29下载
    积分:1
  • ANSYS-LS-DYNA使用手册中文指南.pdf
    ANSYS-LS-DYNA使用手册中文指南.pdf
    2020-12-08下载
    积分:1
  • 简易CPU之verilog设计(原创)
    当年交的单周期CPU设计作业,现在看来挺烂的好的先不发
    2020-11-30下载
    积分:1
  • HS8546V 华为光猫Shell补全补丁
    这个补丁可以补全shell。需要web界面打开LAN侧的telnet,打开tftp服务器,然后登陆telnet,在WAP提示符load pack by tftp svrip 192.168.1.2 remotefile hs8546v_shell_spbin。更具体步骤在此不做说明。
    2020-12-06下载
    积分:1
  • 北航MIPS多周期CPU
    北航MIPS多周期CPU,使用大量的寄存器,请使用大容量的FPGA
    2020-12-10下载
    积分:1
  • MATLAB串口采集数据(进阶)
    MATLAB串口采集数据(进阶)+实时显示数据曲线+以当前计算机时间为名字保存数据为txt的.M文件压缩包
    2020-11-28下载
    积分:1
  • Gardner 算法
    Gardner算法,用于在通信过程中的时钟恢复-(+1)(-1)121=(+1)A(-2)1+一IC+223工(+1)(-1)(t-2)+12C1=I-j(-1)(1-2)11-J从而可得y(r)=∑cx(m-1)=C2xmx+2)+C-1x(m+1)+0(n)+Cix(m-1)22时钟误差检测在 Gardner算法中,每个符号仅需要两个采样点,一个在符号判决点附近,另一个在两个符号判决点中间附近,用连续个采样点来求定时误差,并且与载波相位偏差无关。计算公式可以表示为REx()x〔2.3环路滤波器及数控振荡器由时钟误差检测器得到到时钟误差必须绎环路滤波器滤去高频噪声,以减小定时误差抖动,并通过数控振荡器来控钊基点n和小数偏差u。环路滤波器系数K和κ2与相对环路等效噪声带宽B和咀尼系数S及鉴相器增益K有关。公式如下14B12Bk|1+4定时恢复环的内插滤波器由数控振荡器控制,它接收定时误差信号,给内插滤波器提供内插运算所需要的参数m和山,数控振荡器的时钟频率为1/T,其计算过程妇图3所示。n(one +1)寄存器几0:(2+17m2+(m2+)图3数控振荡器的计算过程数控振荡器(NO)是一个相位递减器,它的差分方程为:7(m)=[(m-1)-Wm-1)]mod-1md为模函数,只取余数部分,n(m)为第m个工作吋钟的NCO寄存器内容,W(m)为NO控制字,即相位递减器的步长,两者都是正小数。3仿真结果根据环路设计,我们进行了 Matlab仿真。仿真采用16QAM调制方式,采样时钟频率为80Kz,符号频率为20KHz,对环路滤波器参数的设置,其中的阻尼系数取经验值0.707,当k1取0.6,k2取0.003时,在信噪比为15邢B的情况下,环路的收敛效果比较好,图4、图5分别为定时误差和小数偏差的仿真「线。从仿頁结果可以看岀,用此环路实现的定时恢复,定时误差的收敛速度比较快,不到500个符号,环眳就能达到稳定,且收敛之后定时误差抖动比较小,系统稳定性较髙。且很重要的一点是,环路屮采用的定时淏差检测算法是 Gardner算法,此算法和载波相位冮相独立,定时误差不受载波的影响,这样定时恢复环路与载波同步在接收系统中勍可以独立工作,増强了系统灵活性。0.5图4定时误差的收敛曲线0.80.20.5u的收敛曲线图5小数偏差的仿真曲线
    2020-12-08下载
    积分:1
  • 基于FPGA的8b10b解码verilog实现
    本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载,最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。资源包中附有
    2020-12-11下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载