基于相移法的三维重建

可以升级J-link中固件，只需要SWD、SWC、GND三根线，即7号、9号及GND中的任意一根针，由于固件烧写一次后就不再使用（掉固件的可能性非常低），因此不需要再焊排针上去了，把杜邦排针插上去，斜方向给点力就能良好接触

matlab，python，opencv，c++等多种语言，多个项目源码

夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序.rar上册例题下册例题ppt课件.rar

【实例简介】app开发的模板，包括欢迎页3秒延迟进入主页，第一次进入软件显示三个viewPager，主页包含底部四个radioButton分别对应四个fragment（适用eclipse for android）

m序列的抽取产生方法,m序列优选对,m序列产生Gold序列族,及其自相关和互相关特性研究。

MD5-SHA1-SHA256算法源码，C语言实现，并且有测试代码

信道化作为软件无线电系统和宽带数字接收机的关键技术之一，而多相滤波结构的信道化处理技术和滤波器组的设计一直是研究难点。根据多相滤波结构，本文给出一种有限冲激响应滤波器的设计方法，然后根据均匀信道化的要求设计出均匀滤波器组，设计出的原型滤波器能够无失真采样滤波并能重构。利用等波纹设计的同时，使优化所得通带波纹数量级达到10-3，衰减达到-100dB。利用matlab设计及仿真表明，该设计是可靠的，可作为高速率滤波器设计的方法。

ds18b20的verilog代码，已经通过了测试，所用的板子是21EDA

基于51单片机和PROTEUS的非常形象的交通灯控制设计，基于51单片机和PROTEUS的非常形象的交通灯控制设计，基于51单片机和PROTEUS的非常形象的交通灯控制设计。

RSIHE算法（Recursive sub-image histogram equalization），积分已降到最低。基本原理是将图像分割为等面积的2^r部分，各部分分别进行直方图均衡。文件中包含RSIHE的matlab源代码，论文，以及输入图像