GAMMA软件安装教程以及安装所需要的各种包

10个模型 主要内容包括三相永磁同步电机的数学建模及矢量控制技术、三相电压源逆变器PWM 技术、三相永磁同步电机的直接转矩控制、三相永磁同步电机的无传感器控制技术、六相永磁同步电机的数学建模及矢量控制技术、六相电压源逆变器PWM 技术和五相永磁同步电机的数学建模及矢量控制技术等

用FPGA实现图像的边缘检测，完整版是通过阅读文献得到的方法，都能仿真的出来的喔！

Spring Boot整合websocket实现群聊，点对点聊天,图片发送，音频发送

【实例简介】直接导入MyEclipse，指向json文件路径、实体类存放路径，直接生成！ 简单方便实用！易操作！开发人员必不可少的工具！

实现了以下图书管理的基本功能：a）图书检索模块：是图书管理系统的重要模块之一，是读者快速查询图书的途径。b）图书管理模块：是图书管理员操作模块，读者是无权进入的。本模块由借出图书登记、归还图书登记和续借图书登记子模块构成。c）数据维护模块：是由图书管理员控制的模块，它由增加、修改和删除读者，增加、修改删除图书，浏览修改读者、浏览修改图书等程序组成。 d）数据统计模块：由读者统计、图书统计、借出图书分类统计、到期末归还图书读者统计

altium designer 常用元件库，含有单片机8051.IntLib，AD转换.lib，CMOS系列.Lib，数码管光耦.SCHLIB，单片机及相关.SCHLIB，TTL74系列IC.SCHLIB，IC.SCHLIB，场效应管.LIB，可控硅.Lib，LM317-337封装.PcbLib，开关.PcbLib，数码管.PcbLib，液晶显示器.PcbLib，继电器.PcbLib，阻容.PcbLib，集成块.PcbLib，常用元件封裝庫(pcb).PCBLIB，变压器.PcbLib，4位共阳极数码管.SchLib，J继电器.SchLib，LCD显示.SchLib，OP光耦.SchLib，O

涉及：QPSK信号调制（带噪声）、解调、加纳算法码元同步、科斯塔斯环载波同步。信号采样率32M 星座图显示 眼图显示

matlab代码，里面含有一个BP网络完整代码，以及mnist.mat数据集

jfeechart 开发文档 完整的代码 拷贝就能使用非常详细

MPU-6050 六轴传感器数据手册（中文）T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序