登录
首页 » Others » 使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用

使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用

于 2020-12-03 发布
0 325
下载积分: 1 下载次数: 2

代码说明:

使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • C#文件查找(按内容、文件名称查找)源码
    C#文件查找(按内容、文件名称查找)源码
    2020-12-10下载
    积分:1
  • 图像处理中的低通滤波器
    程序中为图像处理的各种低通滤波器,主要包括理想低通滤波器、梯形低通滤波器、巴特沃斯低通滤波器、指数低通滤波器.
    2021-05-06下载
    积分:1
  • python语言提取abaqus的odb文件数据的简单程序
    用py程序提取abaqus计算结果odb文件中的点集的结果数据。本程序以顶面(TOP)的反力(RF)为例。
    2021-05-07下载
    积分:1
  • qualnet网络仿真软件的学习和实例
    qualnet是一款网络仿真软件,本文档描述了其安装和使用方法,并列举了实例。
    2020-12-05下载
    积分:1
  • ICP点云匹配
    icp点云匹配,及相关点云文件。vs2013
    2020-12-06下载
    积分:1
  • 基于simulink的带有MPPT功的光伏电池的仿真
    【实例简介】毕设-以PV-MF165EB3光伏单元为例,基于高斯-赛德尔法提出了光伏电池等效电路中未知参数的求取方法,并利用Matlab/Simulink建立相关数学模型以仿真其输出特性。
    2021-11-08 00:33:35下载
    积分:1
  • OFDM仿真代码.rar
    【实例简介】OFDM经典算法仿真,一系列均有.function [lag_coff, I1, I2] = lag_coefficient(N) %% Lagrange插值Farrow结构中的系数矩阵构造 % N 插值基点数 % uk 小数间隔 if mod(N,2)==0 I1 = -N/2+1; I2 = N/2; else I1 = -floor(N/2); I2 = floor(N/2); end
    2021-12-01 00:48:06下载
    积分:1
  • 复杂网络的matlab实现
    复杂网络的基于matlab的网络基本模型,用matlab仿真复杂网络的同步
    2021-05-06下载
    积分:1
  • 学生管理系统
    基于node后台和vue前端的学生管理系统
    2020-12-09下载
    积分:1
  • 基于Java的SNMP网络管理系统
    Java技术改变了建立和部署应用程序的方法,为网络管理提供了新的手段。本设计是将 Web服务技术应用于网络管理中,提出一个通用的分布式与集中式相结合的网络管理系统模型。在实现其基本功能的同时运用Java技术建立并部署应用程序,采用封装技术提高系统的扩展性和灵活性。基于用户界面层、中间层和存储层的3层体系结构,设计并实现该网络管理系统。本设计基于简单网络管理协议(Simple Network Management Protocol, SNMP),应用Java语言设计并实现了具有高效率高可用性的网络管理系统。
    2020-12-03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载