Jpcap安装包

CVX工具箱，使用matlab进行凸优化处理的工具箱，适用于稀疏表示、压缩感知等迭代优化

内部出了有matlab程序外还提供了详细的文档说明，两个对照可以更加清楚的理解单纯形法。。。。

基于多径传输和多普勒频移的 瑞利（Rayleigh）信道的仿真

二进制转换十进制例：  01100100 =100  第0位：0*2^0=0  第1位：0*2^1=0  第2位：1*2^2=4  第3位：0*2^3=0  第4位：0*2^4=0  第5位：1*2^5=32  第6位：1*2^6=64  第7位：0*2^7=0         4 32 64=100八进制转换十进制例：  1507=839  第0位：7*8^0=7  第1位：0*8^1=0  第2位：5*8^2=320  第3位：1*8^3=512         7 320 512=839十六进制转换十进制例：  2AF5=10997  第0位：5*16^0=5  第1位：F*16^1=240  第2位：A*16^2=2560  第3位：2*16^3=8192         5 240 2560 8192=10997十进制转换八进制例：  120=170  120 120/8 15 0  15  15/8  1  7  1   1/8   0  1十进制转换二进制和十进制转换八进制一样只是把除数变成2。十进制转换十六进制例：  120=78  120 120/16 7 8  7   7/16   0 7二进制转换十六进制例:  二进制转换十六进制是以4位一段分别转换为十六进制。  权值：23=8,22=4,21=2,20=1  所以：1111=F 二进制                  十进制               十六进制 1111            8 4 2 1=15                      F 1110            8 4 2 0=14                      E ......1111 1101 , 1010 0101 , 1001 1011  F    D  ,   A    5  ,   9   B原码：    一个整数，按照绝对值大小转换成二进制，成为原码。  例：00000000 00000000 00000000 00000101 是5的原码反码：   将二进制数按位取反，所得的新二进制数称为原二进制数的反码。   取反操作指：1变0；0变1例：    00000000 00000000 00000000 00000101每一位取反，得11111111 11111111 11111111 11111010   称：00000000 00000000 00000000 00000101是11111111 11111111 11111111 11111010的反码补码：     反码加1称为补码    也就是说，要得到一个数的补码，先得到反码，然后将反码加上1，所得数称为补码例：00000000 00000000 00000000 00000101是11111111 11111111 11111111 11111010的反码   那么，补码位：11111111 11111111 11111111 11111010 1=11111111 11111111 11111111 11111011

鲁东大学张小峰编制，源码丰富却简洁，简单易懂，模块分明，适合粗糙集初学者学习。

【实例简介】因高本版MATLAB占用内存和空间资源太大，且很多功能用不到，所以适合于matlab版本较低，但又想使用CVX工具包的用户。

用PSPICE设计的rcc开关电源仿真电路，代码已通过验证，输出5V

北邮计算机院数据结构课程大作业：旅店管理系统在百忙之中用了4天时间，用MFC给一个计算机院的朋友编写的，与典型的数据库程序不同，该程序的存储完全以数组和链表形式存储在内存中，仅在必要时将信息保存到磁盘的xml文件中。旅店功能包括预约、个人与集体入住、退房、折扣、查询、日志、信息保存等功能，界面比较简陋，改进余地非常大。我认为：里面的STL使用思想、XML存取磁盘数据、MVC分离思想，值得初学者学习。由于房间数比较少，没有考虑算法复杂度，靠的都是遍历搜索。

自己制作的数据集，用于无人机巡检环境下的目标检测与识别，数据集共1052张图片，一共分为四类（树木，电力塔架，四旋翼，房屋）。严格按照voc2007格式制作，直接用与深度学习目标检测与识别算法（faster rcnn，yolo等）的训练。这是第二部分，后552张，前一部分分开上传。

这人本人一个项目中的源程序，采用AD7606不间断8路不间断采集外部电压，送到FPGA之后，再由FPGA经过Cypress芯片与PC机通信。FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序