登录
首页 » Others » NSGA-III代码

NSGA-III代码

于 2020-11-29 发布
0 424
下载积分: 1 下载次数: 6

代码说明:

测试可以跑,根据自己情况修改下函数即可.NSGA-III 首先定义一组参考点。然后随机生成含有 N 个(原文献说最好与参考点个数相同)个体的初始种群,其中 N 是种群大小。接下来,算法进行迭代直至终止条件满足。在第 t 代,算法在当前种群 Pt的基础上,通过随机选择,模拟两点交叉(Simulated Binary Crossover,SBX)和多项式变异 产生子代种群 Qt。Pt和 Qt的大小均为 N。因此,两个种群 Pt和 Qt合并会形成种群大小为 2N 的新的种群 Rt=Pt∪Qt。 为了从种群 Rt中选择最好的 N 个解进入下一代,首先利用基于Pareto支配的非支配排序将 Rt分为

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PCIe3.0协议
    该协议是PCIe3.0协议完整版,介绍了PCIe的组成部分、工作原理有助于软件、硬件开发人员了解和应用PCIe
    2020-11-28下载
    积分:1
  • FPGA实现信号延时的方法
    FPGA实现信号延时的方法,这样能帮助FPGA设计工程师更好的设计FPGA
    2021-05-06下载
    积分:1
  • 将图像文件转换成数据文件的Matlab源
    可处理灰度图像和彩色图像,若为彩色图像,则先转换为灰度图像,再将灰度图像的像素值数据以二进制形式保存入记事本文件中,再将数据重新读出并显示。
    2020-12-05下载
    积分:1
  • 分块压缩感知图像处理仿真BCS
    利用MATLAB生成phantom,利用医学图像在某些变换域内的稀疏性,编程实现 CT图像的重建。并计算RMSE,与原图像比对。改变bm、bn数值可以改变分块大小,改变p值可以改变采样率。运行时间随着这些参数的改变而改变,原代码运行时间大约1分钟。
    2020-12-11下载
    积分:1
  • bcmail-jdk15on-1.49.jar/bcpkix-jdk15on-1.49.jar/bcprov-jdk15on-1...
    【实例简介】bcmail-jdk15on-1.49.jar bcpkix-jdk15on-1.49.jar bcprov-jdk15on-1.49.jar 打包下载
    2021-11-28 00:37:34下载
    积分:1
  • OFDM瑞利衰落信道下的MATLAB
    OFDM瑞利衰落信道下的MATLAB程序
    2021-05-06下载
    积分:1
  • 最全九章算法pdf收集大总结
    自己总结的左神以及牛客网的算法pdf资料,算法是真的需要大家好好敲代码才行,加油,兄die们,共勉
    2020-11-28下载
    积分:1
  • B样条算法源代码
    B样条算法是对图像进行插值,其效果比一般的算法要好很多,此资源为源代码
    2020-12-01下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • International Reference Ionosphere - IRI (2019) 国际电离层模型 直到2019年数据
    International Reference Ionosphere - IRI (2016)的matlab代码~~亲测能用~非常方便输入参数,还可以画图
    2021-05-06下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载