傅里叶梅林（FourierMellin）实现图像配准matlab源代码

介绍了如何运用 matlab实现快速研制系统模糊综合评价方法。对软件的主要功能模块及技术 要点做了详细的叙述。该软件根据模糊变换原理，使用软件编程方法实现模糊数学计算，包括平均法、方根法及矩阵运算等。该评价方法软件能够快速准确科学地对快速研制系统的总体性能进行综合评价，减少人为评价和计算导致的误差和低效率，最终达到缩短产品研制周期的目的。矩阵“0.5,0.8,1.0,0.6,0.3;0.6,0.7,1.0,0.5,0.4”表示的是一个2行5列的矩阵。表达的实际矩return阵为:0.50.81.00.6O.3判断时间性评价矩阵的列数:(其中 i column、 int fac0.60.71.Q0.50.4tornumb和 int column为变量)f column- findsir(str ksx, "由于矩阵输入的数据较多,容易出现输入错误int factornumb= str2num (get(handles, edt factorn-的情况,本软件采用判断输入字符串是否符合矩阵umb, String));输入规则的方式来实现对数据输入正确性的检验。int column int subnumb(1, 1)*(int factornumb(1釆用的方法是判断输入矩阵的行数和列数是否正1)-1)确。在输入系统基础信息时,各子因素的个数就是if length(f column)N=int column对应子因素评价矩阵的行数,因素等级数即为子因errordlg(时间性评价矩阵的列数不正确.提示信息素评价矩阵的列数。取出它们的数据,经过判断便0m);可实现对单因素评价矩阵数据输入的判断。以时间eturn性子因素评价矩阵为例,主要的源码为:en判断时间性评价矩阵的行数:(其中frow、 int subnumb出于因素权重级采用归一化处理,为了保证其和 nt row为变量)符合归一化,程序对因素的权重级进行了归一化判f rew- firdstr(sir ks断,以保证输入权重数的总和为int subnumb-sur2num(get( handles.cdt_ suburb,2.5模糊綜合评价方法软件人机交互界面按照以上方法开发的快速研制系统模糊综合评int row -int subnurnb(1,1)-1价软件人机交互界面及运行结果如图2所示。errordlg(时间性评价矩阵的行数不正确.,提示信息p研投端络合谷方试饮各閃鬻子因震名称轟因紧评价短于因紫价量操助子因寡个教输入格式:323单因案评价矩阵輪入格式:06081.0.06030607100504权重级输入格式:950302采统序号了系综名称f各子因索个数322424因素等级效因案秤价矩薄棉入阚00330670005050001.00需性[060301000200802000204040量1C00非:000300靠性0802001708300济性(120300300集成0250750010.05050010托阵保存子因分轿溪厍屠次分析法求出的子除数值子因素状置银时间性权矩阵库1231/212731721的性权数0.日3a6间性我量级1054031X3矩阵质量权霾矩哗1212意权值(703质量权露鍰I0670331》2炮阵舒舒性权童趣降1212经洛性权数偏057:033经将性权露级1570331X陈柔性双重炮年12312:2213121111211乘性权豪值∮046:D26014"14柔惊收置级:04602601401可寥性权炮薄27可靠性妆067可缴性权露课531疼成批权置矩阵1234727123013:212711312集成蚀权数疸4:028:010趣成世权重摄04行216091×4露因素权分新用层次析滋求出的就农数值因搜素系统因素收墓短阵7131311722边1系炼因素值[0301201020194:0130‖/30联17010190130又敷」运用餐次分析沾计算权郾重绿确认」清空界画信息统关翹查调爭因掌级一增计算筐算总分系统序号866431蘩盒查时间性权重级值·F05403:0161系專号及名系摩号及专寡代号最权置067:03-·4经济性权辈破均值0570梁性积级-联426:014014f0570集成性权重一均值070230160的0.117190.1301i时间性,2质量,经济性,性、可靠性,图2模糊缐合评价方法软件人机交互界面]06《新技术新工艺》·兵器工业技术交流2010年第9期精盖生产方式和扁平化管理模式在企业新建工艺舰划中的泫用王继军,张静,王若,陈向东(安东方集团有限公司,陕西西安710043)摘要:通过学习研究精益生产方式和扁平化管理模式,分析企业生产方式和管理模式的现状及存在的闩题,提出了精益生产方式和扁平化管理在企业新建工艺规划中的应用方案,对企业工艺规划工作具有一定的参考价值。关键词:精益生产;扁平化管理;工艺规划中图分类号:TH162.0文献标志码:BThe Application of the Lean Manufacturing System and the Flat Structure Management Modein Enterprise New-built Technology PlanWANG ijun, ZhANG Jing, WANG Ruo ChEN Xiangdong(Xian Dong Fang Group Co, ltd, Xian 710043, China)Abstract: By studying the lean manufacturing system and the flat structure management modc, wc analyzcd thesituation and the existing problems of the enterprise manufacturing system and management mode, proposed the applicationscheme of lean mar ufacturing system and flat structure management mode in enterprise new-built process plan.Key words: Iean manufacturing, Flat structure management, Process plan精益生产方式和扁平化管理模式是当今全球装 John Krafoik给目本汽车工业的生产方式起的名备制造业先进的生产方式和管理模式,并且在各行称。在20世纪60和70年代,日本优秀的企业广泛业中得到了广泛推广和应用。借企业新建契机,进实施精益生产,以低成本、高品质的产品享誉世界。步探索精益生产方式和扁平化管理模式等先进理到80年代,欧美及台湾、韩国等国家的制造业也开念对企业工艺规划、生产线设计的要求,以提高零件始引入精益生产,把精益生产的思想应用于制造业品质减少浪费、提升管理水平、快速应对市场变化中。的能力为标,将其应用到工艺规划中,从而进一步精益生产方式的实质是一种生产管理技术,它提升企业的竞争力。能够大幅度减少闲置时间、作业切换时间、库存、低1精益生产方式和扁平化管理模式劣品质、不合格的供应商、产品开发设计周期,从而提升企业竞争力,降低生产成本。11精益生产方式精益生产方式的基本思想为“只在需要的时候精益生产方式起源于日本丰田汽车公司,精益按需要的量,生产所需的产品”。生产是美国麻省理工学院汽车项目组的研究者3结语参考文献运用 MATLAB编制的快速研制系统模糊综合1]李人厚,张平安精通 MATLAB[M].西安:西安交通大评价软件能够方便、快速、准确地对快速研制系统的学出版社,200总体性能进行综合评价,减少人为计算带来的误差2]张志涌,徐彦琴 MATLAR教程[M].北京:北京航空航和低效率。运用 MATLAB编制评价软件,缩短了天大学出版社,20软件研发周期。 MATLAB作为一种计算机编程语[3±先迎计算机辅助制避LM.北京:清华大学出版社,2003言,把数值计算和可视化环境集成到了一起,而且提供了大量的亟数,工具箱也越来越多。 MATLAB作者简介:于航(1980-),男,T程师,主要从事数字化制造技在有关数学的编程方面有着十分强大的功能和广泛术、快速研制系统的控制理论与方法研究的应用前景。收稿日期:2013年3月31日责任编辑吕菁《新技术新工艺》·兵器工业技术交流2010年第9期·107·

控制台应用程序，C++实现多元线性回归，可指定任意几元，根据给定的数据矩阵，训练给出回归方程式

基于遗传算法的多目标优化，有具体论文及算法的实现

基于数字图像处理技术的混凝土表面裂缝特征测量和分析，很好的裂缝检测算法

【实例简介】线性系统通过微分方程来描述其运动特性。在系统中增加PID校正装置后，就能改变系统微分方程的系数，系统零、极点随之相应地变化，就能达到改善系统性能的目的。自动控制领域里有大量繁琐的计算与仿真曲线的绘制任务,用手工很难精确的画出系统的时间响应曲线。并且,对于较为复杂的系统, 因此,需要设计一套控制系统的教学软件,让学生可以直观、深刻地掌握控制系统的基础知识,准确、便捷地从仿真结果中进行推理,有效地补充和完善传统教学。本文主要研究PID算法原理以及其通过matlab软件完成其GUI操作界面，对算法原理进行仿真验证及比较。

Vivado约束指导手册输入端口到输出端口路径在从输入端口直接到输出端口的路径上,数据:不需要在器件内部锁存(atch),直接从输入端口到输出端口。他们通常被称为ln-to-out数据路径端口时钟可以是虚拟时钟也可以是设计时钟路径举例图3-1描述了上面所有的路径,在此例图中,设计时钟CLKo可被用作端口时钟,这样既可以约束D|N延时也可以约束DOUT延时FPGA DEVICEBoardDeviceInternal Delay REGAData Path DelayREGB Internal DelayBoardDINi DOUT Device○A4InpOutputDelayBUFGPort ClockCLKOPort clockIn-2-out Data PathFigure 3-1: Path Example时钟路径部分每一个时钟路径由三个部分组成:源时钟路径数据路径目标时钟路径源时钟路径源时钟路径是由源时钟从它的源点(典型的是输入端口)到发送时序单元的时钟引脚之间的路径。对于从输入端口起始的时序路径来说,就不存在源时钟路径数据路径对内部电路,数据路径是发送时序单元和捕捉时序单元之间的路径发送时序单元的有效时钟管脚称为路径起始点捕捉时序单元的数据输入管脚称为路径结束点对于输入端口路径,数据路径起始于输入端口。输入端口是路径的起始点对于输出端口路径,数据路径结朿语输岀端口。输岀端口是路径的结束点。目标时钟路径目标时钟路径是由目标时钟从其源点(典型的是输入端口)到捕捉时序单元的时钟管脚之间的路径。对于结束于输出端口的时序路径,就没有目标时钟路径图3-2显示了3段典型的时序路径REGAData PathREGBEndpointSource Clock PathStartpointDestination Clock PathFigure 3-2: Typical Timing PathSetup和Hold分析vⅳ ado ide分析时序并且在时序路径终点时候报告时序裕量。时序裕量是指在时序路径终点数据要求时间和抵达时间的差异。如果裕量为正,从时序的角度考虑此路径是有效的。Setup检查为了计算数据所需的 setup时间,时序引擎:1.决定源时钟和目的时钟之间的普通周期。如果没有被发现,为分析考虑多达1000个时钟周期。2.检查覆盖普通周期上的起始点和终点所有上升和下降沿。3.在任何两个有效 active沿之间的最小正差值dela。这个deta被称为 setup分析的时序路径要求Setup路径要求示例假象2个寄存器之间的一条路径,这些寄存器由其相应时钟上升沿触发。这条路径有效的时钟沿只有上升沿。时钟定义如下:.clko周期6nsck1周期4nsCommon periodclko launch edgesSetup(1)Setup(2)clk1 capture edgesOns 2ns 4nss 8n5 10ns 12nsFigure 3-3: Setup Path Requirement Example图33显示有2个单独的源和目的时钟沿有资格受到 setup分析: setup(1和 setup(2):源时钟发送沿时间:0ns+1*T(ck0)=6ns目的时钟抓取沿时间:0ns+2*(ck1)=8nsSetup Path Requirement=抓取沿时间-发送沿时间=2ns在计算路径要求时候,需要考虑2个重要的点:1.时钟沿是理想的,那就是说,时钟树插入延迟不在考虑之内2.默认时钟在0时间点是 phase-aligned,除非他们的波形定义引进了 phase-shit。异步时钟相位关系未知。时序引擎在分析其间路径时候会考虑默认值。关于异步时钟的更多内容看下部分Setup分析数据要求时间Setup分析数据要求时间是指为了让目的单元能安全的采样数据,数据必须在这个时间点之前稳定。这个值基于:目的时钟采样沿时间.目地时钟延时源时钟和目的时钟的不确定性目的单元 setup时间Setup分析的数据抵达时间Setup分析的数据抵达时间,是指由源时钟发送的数据在路径终点的稳定时候所需要的时间。它的值基于:源时钟发送沿时间源时钟延时数据路径延时数据路径延时包括所有从起点到终点的单元(cel)和线(ne延时。在时序报告中, Vivado将 setup时序考虑为数据路径的一部分。相应的,数据到达和要求时间的公式为:Data Required Time (setup)= destination clock capture edge time+destination clock path delayclock uncertaintyData Arrival Time(setup)= source clock launch edge timesource clock path delay+ datapath delaysetup timeSetup裕量是指要求时间和实际抵达时间的差值:Slack (setup)= Data Required Time -Data Arrival Time在输入数据引脚寄存器上 Setup裕量为负值,说明寄存器有可能锁存到未知的值跳转到错误状态Hod检查Hod裕量的计算与 setup裕量计算直接相关。当 setup分析证明了在最悲观的情况下数据可以被安全捕捉,hold分析确保了:同样的数据不可能被前面目地时钟沿错误的抓取下一个源时钟沿发送的数据不能被用来分析 setup的目的数据沿抓取因此,为了找到hold分析的时序路径,时序引擎考虑了所有为 setup分析的源和目的时钟沿结合的可能。对每一种可能的组合,时序引擎:检查发送沿和减去一个目的时钟周期的抓取沿之间的差值.检查了加上一个源时钟周期的发送沿和抓取沿之间的差值.只保留时间差值最大的发送沿和抓取沿hold路径要求示例采用page33中 setup路径要求示例中的时钟。对于 setup分析那仅有2个可能的时钟沿组合:Setup Path Requirement (S1)=1*T(clk1)-0*T(clk0)= 4nsSetup Path Requirement (S2)=2*T(clk1)-1*T(clk0)=2ns那么相应的hod要求如下:For setup s1:Hold path Requirement (Hla)-(1*T(clk1)-1*T(clk1))-0*T(clko)=onsHold Path Requirement (Hlb)=1*T(clkl)-(0*T(clk0)+I*T(clko))=-2nsFor setup $2:Hold Path Requirement (H2a)=(2*T(clk1)-1*T(clk1))-1*T(clko)2nsHold path Requirement(H2b)=2*T(clk1)-(1*T(clk0)+1*T(clk0))=-4ns从上面可以看出最大的要求时间是Ons,这正好与源时钟和目的时钟第一次上升沿相吻合。Hold路径要求示例,page36显示了 setup检查沿和他们相关的hold检查。cIko launch edgesHla S1 H1b/H2a522bclk1 capture edgesOns 2ns 4ns 6ns 8ns 10ns 12nsFigure 3-4: Hold Path Requirement Example此例中,最终的hod要求时间不是来源于最紧的 setup要求。这是因为所有可能的 setup沿都会被考虑在内,是为了找到最又挑战性的hod要求。正如在 setup分析中,数据要求时间和数据抵达时间是基于以下条件计算的:源时钟发送沿时间.目的时钟抓取沿时间源和目的时钟延时时钟不确定性数据延时.目的寄存器hod时间Data Required Time (hold)= destination clock capture edge timedestination clock path delayclock uncertaintyData Arrival Time (hold)= source clock launch edge timesource clock path delaydatapath delayhold timeHod裕量是要求时间和抵达时间的差值Slack (hold)= Data Arrival Time Data Required Time正的时序裕量意味着即使在最悲观的情况下数据也不会被错误的时钟沿抓取。而负的hold裕量说明抓取的数据错误,而且寄存器可能进入不稳定状态。矫正( recovery和移除( removal分析矫正和移除时序检查与 setup和hold检查相似,区别就是它们应用于异步数据管脚例如set或者clear o对于异步复位的寄存器.矫正时间是异步 reset信号为了锁定新数据已经切换到它的无效状态之后,到下一个有效时钟沿之间的最小时间。移除时间是在异步复位信号安全切换到其无效状态之前,到第一个有效时钟沿之后的最小时间。下面的等式描述了这两种分析的sack是如何计算的Recovery check下面的等式描述了下面如何计算:Data Required Time (recovery ) =destination clock edge start time+ destination clock path delayclock uncertaintyData Arrival Time (recovery )= source clock edge start timesource clock path delaydatapath delayrecovery timeSlack (recovery)= Data Required Time Data Arrival TimeRemoval checkData Required Time (removal)= destination clock edge start timedestination clock path delayclock uncertaintyData Arrival Time (removal)= source clock edge start timesource clock path delay+ datapath delayremoval timeSlack (removal)= Data Arrival Time -Data Required Time正如 setup和hold检査,一个负的 recovery裕量和 remova裕量说明寄存器可能进入亚稳态,并且将未知的电子层带入设计中。定义时钟时钟数字设计中,时钟提供了从寄存器到寄存器之间可靠的传输数据的时间参考。 Vivado ide时序引擎用时钟特征来:计算时钟路径要求以裕量计算的方式报告设计时序裕量更多信息,参考时序分析这章为了得到最精确的最大的时序路径覆盖,时钟必须合理的定义。可以用下面的特征定义时钟:源时钟是指定义在时钟驱动引脚或者时钟树跟端口的时钟时钟沿可以由周期和波形特性的组合描述周期是ns级的,与描述的波形的时间周期相匹配.时钟波形是在时钟周期里,在数ns内时钟上升沿和下降沿绝对时间的列表列表必须包含偶数个值。第一个值一般与第一个上升沿吻合,除非另外指定,默认的时钟占空比是50%相位是ns。如图4-1所示,ck0周期10ns,占空比50%,相位0ns。Ck1周期8ns,占空比75%,相位2ns。CIkO: period 10, waveform =10 5]CIk1: period =8, waveform=2850%50%ClaOns5ns10ns15ns25%75%clkbOns 2ns8ns 10ns16nsFigure 4-1: Clock Waveforms Example传播【 propagated clock)时钟周期和波形特征体现了时钟的理想特征。当时钟进入FPGA器件并且经过时钟树传播时候,时钟沿会有延时而且会随着噪声和硬件特性而改变。这些特点被称为时钟网络延时( latency)和时钟不确定{ uncertainty)时钟不确定性包含下面内容:clock jitterphase error任何额外指定的不确定Vivado会默认的将时钟作为传播时钟,这意味着,这是非理想的时钟。这么做是为了提供包含时钟树插入延时和不确定性的裕量的值。特定硬件资源

自己写的STM32 MCP4725 10位轨对轨DAC IIC协议代码，亲测通过。

1.此例程基于stm32f103c8t6的180°舵机程序2.采用延迟（并非定时器）产生pwm来控制180°舵机旋转3.Project文件在Obj文件夹中4.有问题可以随时留言，我会抽空去回答，互相学习，谢谢！

基于Matlab的音频处理系统的设计一、课程设计目的1．学会MATLAB的使用，掌握MATLAB的程序设计方法；2．掌握在Windows环境下语音信号采集的方法；3．掌握数字信号处理的基本概念、基本理论和基本方法；4．掌握MATLAB设计FIR和IIR数字滤波器的方法；5．学会用MATLAB对信号进行分析和处理。

西门子官方推荐图书，值得详细观看，会给入门者和需要提高的人很大帮助。