matlab串口数据实时图形显示

Master SPI的Verilog源代码(包括文档 测试程序)，强烈推荐

DSP和标准外设库: 资源编号 : STSW-STM32065 资源名称 : STM32F4 DSP and standard peripherals library 文件名 : stm32_f105-07_f2_f4_usb-host-device_lib.zip 下载地址 : http://www.st.com/web/catalog/tools/FM147/CL1794/SC961/SS1743/PF257901# USB库: 资源编号 : STSW-STM32046 资源名称 : STM32F105/7, STM32F2 and STM32F4 US

MATLAB 程序编写的全相位APFFT程序，对实现数据预处理有很好的参考和帮助作用

用matlab实现RBF神经网络

软件设计文档模板，包括：SRS需求说明书，操作手册，软件需求规格说明书(Usecase)，软件需求说明书，概要设计说明书，详细设计说明书，数据库设计说明书，测试计划，测试分析报告等

【实例简介】Feature Tracking and Synchronous Scene Generation with a Single Camera项目的完整版2.0，利用orb算法检测特征点，lk光流跟踪，solvepnp计算相机姿态，opengl画ar物体并实时跟踪重现。

stm32f042 28/20pin单片机利用can需要引脚复用。can通信

经过培训，您可以熟练应用MCGS组态软件中的各项功能；能根据工艺现场要求熟练制作动画流程；能处理相对复杂的曲线、报表、数据后处理等需求；能熟练使用MCGS脚本程序进行复杂的工业流程控制。

本文档介绍了一种基于FPGA的数字通信多路时分复用和解复用系统，使用硬件描述语言很好的实现了系统功能。第2页共63页AbstractThe system is designed for data multiplexed and de-multiplexed. It is based on TDMThe systern includes the transmitter and the receiver. They are implemented mainly by FPGaThere are three inputs in the transmission system: data from A/converter, DIPI and DIP2The three channels are out serially and time-divisional under the FPgas control. The FPGain the transmitter is divided into four modules which are frequency divider, Barker generator,data multiplexer and voltage display. voltage display is used for processing the data convertedy ADC and sending it to the LED. The serial data are serial shifted into the FPGa in thereceiver. Bit-synchronize and frame-synchronize are both picked up, and then de-multiplexThe FPGA in the receiver is divided into three modules which are digital PLL, datade-multiplexer and voltage display. The transmitter will multiplex four ways of 8-bit paralleldata. The first way is adC data, the second and the third way is generated by dip-key. Theother is Barker code used for frame synchronizing. The receiver will maintain the bitsynchronizing, recognize one frame and de-multiplex three ways data. The essay will discussthe design progress, the programming idea and some problems. Works have to be done by thedesigner are: Specify all system components, Make system specification, Draw systemschematics, Write RTL code according the schematics, Synthesis and simulate the rtl codeDesign the PCBS, Validate the functions of the FPGA on-line.Keywords: DPLL; Frame-synchronize; TDM; Verilog HDl; Serial A/D convert;第3页共63页目录引1数字复接系统简介52数字复接方法及方式2.1数字复接的方法…中中·2.2数字复接的方式………3系统原理和各模块设计………………………63.1系统原理及框图…3.2发端系统设计…3.3收端系统设计…···中··中··中····中·,中………93.4FPGA的设计流程“····“:*·············=·······*·*··3.4.1设计输入···“··++··+··*+··+··+++*···++++·*·+·++34.2设计综合……………………123.4.3仿真验证123.4.4设计实现……123.4.5时序分析123.5发端FPGA设计………………………133.5.1分频模块…翻……143.5.2复接模块……………………………………153.5.3显示模块……………………163.5.4编译与仿伤真…………………183.6收端FPGA设计……………………………………………………193.6.1数字锁相模块…………···→····;··中·······中···········→··············203.6.2解复用模块…··++·*···中+“··“++………………………213.6.3显示模块………………………………………………223.6.4编译与仿真………………………………223.7数字锁相环原理及设计……………………………2338串行AD工作原理………………2539并行D/A的工作原理…263.10 Altera flex10K10介绍………………………………………………………………274系统调试…………………………………………………325 Quartus||软件及 Ver log语言简介…………325.10 artus I软件简介……………………………………………………325.2 Verilog语言简介……………………………………………………………34第4页共63页6结论····“4··+·→··*·*··“······+“·+····“······“··+·+“+·…“*·.·+··+“·+·+·*··…………35谢辞36参考文献·a···.········和··::··中.事…37附录…38docn豆丁www.oocin.com第5页共63页引言数字复接、分接技术发展到80年代已经趋于成熟,形成了完善的EI、T系列。它使得多路低速信号可以在髙速信道中传输,同时提髙信道的利用率。PLD/FPGA是电子设计领域中最具活力和发展前途的一项技术,它的影响丝毫不亚于70年代单片机的发明和使用。可以毫不夸张的讲,PID/FPGA能完成任何数字器件的功能,上至高性能CP,下至简单的74电路,都可以用PLD/FPGA来实现。PLD/FPGA如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描述语言自由的设计一个数字系统。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用PLD/FPGA的在线修改能力,随时修改设计而不必改动硬件电路。使用PLD/FGA来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。,PLD/FGA的这些优点使得PLD/FPGA技术在90年代以后得到飞速的发展,同时也大大推动了EDA软件和硬件描述语言的进步。本设计主要利用了FPGA及 Verilog hdl语言来设计数字复、接分接系统。数字复接系统简介在数字通信网中,为了扩大传输容量和提高传输效率常常需要把若干个低速数字信号合并成为一个高速数字信号,然后再通过高速信道传输,这就是所谓的数字复接技术。数字复接是一种已经非常成熟的技术,广泛地应用于无线通信、光通信和微波接力通信。图1-1数字复接系统方框饜图1-1所示,数字复接系统包括数字复接器( digital multiplexer)和数字分接时钟「定时同定时步复分日恢接复器( digital de- multiplexer)两部分。数字复接器是把两个或多个低速的支路数字信号按照时分复用方式合并成为一路高速的合路数字信号的设备;数字分接器是把合路数字信号分解为原来的支路数字信号的设备。数字复接器是由定时、调整和复接单元所组成;数字分接器是由同步、定时、分接和恢复单元所组成。定时单元给设备提供统一的基准时间信号,同步单元给分接器提供与复接器基准时间同步的时间信号,调整单元负责同步输入的各支路信号。恢复单元与调整单元相对,负贵把分接出来的各支路信号复原第6页共63页2数字复接方法及方式2.1数字复接的方法数字复接的方法主要有按位复接、按字复接和按帧复接三种(1)按位复接按位复接的方法是每次只复接每个支路的·位码,复接后,码序列中的第·位表示第一路中的第一位码;第二位表示第二路的第一位码;以此类推,第N位表示第N路的第一位码。这N位码形成第一时隙。同样,第二时隙是有每路的第二位码复接而成。这种复接方法的特点是设备简单、只需小容量存储,易于实现(2)按字复接按字复接就是每次复接支路的一个字或字节。复接后的码顺序是每个封隙为一路n位码。它的特点是利于多路合成和处理,但要求有较大的存储容量,使得电路较为复杂(3)按帧复接这种方法是每次复接一个之路的一帧数码,它的特点是复接时不破坏原来的帧结构,有利于交换,但要求有更大的存储容量。22数字复接的方式按照复接时各低速信号的情况,复接方式可分为同步复接、异步复接与准同步复接。(1)同步复接同步复接被复接的各个支路信号在时间上是完全同步的。在实际应用中,由于各个支路信号到达的时间不一样,造成支路间的码位相位不同,使得信息不能被正确复接。因此需要对支路进行相位调整。在复接时,要插入帧同步码及其它的业务码。(2)异步复接将没有统一标称频率的不同支路数字信号进行复接的方式成为异步复接。在数字通信中广泛采用这种复接方式。(3)准同步复接准同步复接是指参与复接的各个低速信号使用各自的时钟,但各支路的时钟需要在定的容差范围内。准同步复接实际上是在同步复接的基础上增加了码速调整功能3系统原理和各模块设计3.1系统原理及框图首先介绍系统的工作过程。此数字通信系统分为发端和收端两部分。在发端,FPGA对A①D变换数据、DIP1数据和DIP2数据插入帧同步码,形成一帧,对此帧按位时分复用并串行发送出去。同时,A/D输入端的模拟电压值将通过FPGA的处理,显示在七段数码管上。在收端,FPGA首先从串行码中提取位时钟,然后识别帧同步。当识别出帧同步后,FPGA解复用三路并行码,分别将这三路并行码送到后面的D/A变换器、LED1和LED2同时,第一路并行码通过FGA的处理,显示到七段数码管上。传输帧结构如图3-1所示:第7页共63页帧同步第一路第二路|第三路图3-1传输帧结构总系统框图如图3-2所示:七段数码管七段数码管A/DD/A信道DI P1立FPGA收端FPGALED 1DIP2LED2图3-2总系统框图3.2发端系统设计图3-3是发端系统方框图七数码簣豆丁A/D信道DP1愛端FPGADIP2图3-3发端系统方框图如图3-3所示,发端有三路信号:A/D变换信号、拨码开关1和拨码开关2产生的8位信码。AD变换的信码经过FPGA处理显示到七段译码管上,它代表变换前模拟信号的电压值。由于三路信号都是静态信号,因此输入不用进行码速变挨和码速调轄。输出信号的码速率为256Kbps。发端电路在做PCB时需要单层布线,因此将发端系统板倣成三块小板,分为三个图,分别是发端主图、AD变换图和LED显示图。发端主图如34所示,以发端FPGA为核心,其它功能块逐一实现。为了FGA运行的稳定,要在其周围加入6个滤波电容,电容值为0.1uF。拨码开关与排阻共同构成八位信码,分别接到FPGA的8个I/0端口。复位电路是系统正常运行的必要部分,它由按键开关,电解电容和电阻构成。主图板与AD变换板、LED显示板之间用插针和电线连接。这些插针和电线将为A/D变换板和LED显示第8页共63页板提供电源和通信路径。此外,FPGA还需要配置电路。配置电路在开杌时将配置文件载入到FPGA中,FPGA才可以工作。配置电路由上拉电阻和插座组成,其中,五个端口接到FGA五个配置引脚,他们是:DATA0、 sTATuS、 nCONFIG、 CONF DONE与DCLK。3图AA399999温899998旨若起Ed kDYnizisr含已四=图3-4发端主图原理图A/D变换图如图35所示,要说明的是,这里没有采用并行A/D,而是采用了串行A/D,这样可以节省FPGA的管脚。我使用的ADC型号是TC549。TLC549转换输入端模拟量为数字量,为FPGA提供串行数据。这块板的电源由主图板提供,电源端接到主图板的电源端。TLC549需要一片0.1uF的陶瓷电容为芯片的电源端滤波。在做PCB时,这片电容应靠近芯片的VCC与GND。TLC549的模拟输入量有电位器分压和外部输入,通过单刀双掷开关选择。外部输入的模拟量可以是信号源输出,音频输入等。AA「区YcAy图3-5AD变换图第9页共63页LED显示图如图3-6所示,我用五位LED显示模拟电压值。它可以提供0.0001的显示精度。这五位LED由一位独立LED和一个四LED组组成。这五个LED采用扫描方式显示。扫描显示是LED显示的常用方法。通过五个PNP管控制五个LED分时发光,时隙为32ms。在此时隙下,人眼不会察觉到LED分别点亮,而是同时在亮。此法不仅节省七段译码驱动芯片和FPGA的管脚,而且节约电能。小数点的位置固定不变:因此只需将独立LED的小数点设计为常亮。LED数码管采用共阳极,公共端接PP发射极,PNP集电极接电源,PNP的导通由FPGA控制。七段译码芯片采用DM74LS47,它是一片驱动共阳极LED数码管的芯片。同样,在这片芯片的VCC与GND之间加入0.1uF陶瓷滤波电容和essOyNC 5v In图3-6LED显示图3.3收端系统设计收端系统框图如图3-7所示七段数码管D/A信道收端FPGAED1LED2图3-7收端系统框图

GMT0030-服务器密码机技术规范，用于服务器密码机的开发与使用，国家统一标准规范。GM/T0030—20149.5环境适应性检测………119.6其他检测…………………………………………………………………………………1110合格判定……………………………………………………………………………11GM/T0030-2014前言本标准按照GB/T1.1—2009给出的规则起草请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。本标准由密码行业标准化技术委员会提出并归口。本标准起草单位:山东得安信息技术有限公司、成都卫士通信息产业股份公司、无锡江南信息安全工程技术中心、兴唐通信科技有限公司、上海格尔软件股份有限公司海泰方圆科技有限公司。本标准主要起草人:刘平、孔凡玉、李元正、徐强、李玉峰、谭武征、柳增寿GM/T0030-2014服务器密码机技术规范1范围本标准定义了服务器密码机的相关术语,规定了服务器密码机功能要求、硬件要求、软件要求、安全性要求和检测要求等有关内容。本标准适用于服务器密码机的研制、使用,也可用于指导服务器密码机的检测2规范性引用文件下列文件对于本文件的应用是必不可少的。凡是注日期的引用文件,仅注日期的版本适用于本文件。凡是不注日期的引用文件,其最新版本(包括所有的修改单)适用于本文件GB/T9813微型计算机通用规范GM/T005随机性检测规范GM/T0018密码设备应用接口规范3术语和定义下列术语和定义适用于本文件服务器密码机 cryptographic server又称主机加密服务器,能独立或并行为多个应用实体提供密码服务和密钥管理的设备3.2对称密码算法 symmetric cryptographic algorithm加密和解密使用相同密钥的密码算法3.3非对称密码算法/公钥密码算法asymmetric cryptographic algorithm/public keycrytographic algorwth加密和解密使用不同密钥的密码算法。其中一个密钥(公钥)可以公开,另一个密钥(私钥)必须保密,且由公钥求解私钥是计算不可行的3.4密码杂凑算法cryptographic hash algorithm又称杂凑算法、密码散列算法或哈希算法。该算法将一个任意长的比特串映射到一个固定长的比特串,且满足下列三个特性:(1)为一个给定的输出找出能映射到该输出的一个输入是计算上困难的(2)为一个给定的输入找出能映射到同一个输出的另一个输入是计算上困难的;(3)要发现不同的输入映射到同一输出是计算上困难的。3.5公钥/私钥 public key/ private key非对称密码算法中可以公开的密钥称为公钥。非对称密码算法中只能由拥有者使用的不公开密钥GM/T0030-2014称为私钥。3.6加密/解密 encipherment/ encryption/ decipherment,/ decryption加密是对数据进行密码变换以产生密文的过程解密是加密过程对应的逆过程3.7数字签名/验证 digital signature/ verification签名者使用私钥对待签名数据的杂凑值做密码运算得到的结果,该结果只能用签名者的公钥进行验证,用于确认待签名数据的完整性、签名者身份的真实性和签名行为的抗抵赖性。验证是验证者使用签名者的公开密钥对数字签名进行验证的过程。3.8管理密钥 manager key用于保护服务器密码机中密钥和敏感信息安全的对称密钥3.9设备密钥 device key用于表明设备身份、对设备进行管理的非对称密钥对3.10用户密钥 user key存储在设备内部的用于应用密码运算的非对称密钥对,包含签名密钥对和加密密钥对3.11密钥加客密钥 key encryption key;KEK用于对密钥进行加密或解密的密钥。3.12会话密钥 session key在一次会话中使用的数据加密密钥。3.13私钥访问控制码 private key access passwor用于验证私钥使用权限的口令字3.14SM2算法SM2 algorithm一种椭圆曲线公钥密码算法,其密钥长度为256比特3.15SM3算法SM3 algorithm种密码杂凑算法,其输出为256比特3.16SM4算法SM4 algorithm一种分组密码算法,分组长度为128比特,密钥长度为128比特4缩略语下列缩略语适用于本文件。API:应用程序接口( Application Program Interface)CBC:(分组密码的)密码分组链接(工作方式)( Cipher Block Chaining)GM/T0030-—2014CFB:(分组密码的)密码反馈(工作方式)( Cipher Feedback)ECB:(分组密码的)电码本(工作方式)( Electronic codebook)OFB:(分组密码的)输出反馈(工作方式)( Output Feedback)5服务器密码机的功能要求5.1初始化服务器密码机的初始化主要包括密钥的生成(恢复)与安装生成管理员,按照安全机制对密钥进行安全存储和备份,使设备处于正常工作状态5.2密码运算服务器密码机应具有对称密码运算、公钥密码运算以及杂凑运算等密码运算功能,并且支持多任务并发访问。5.2.1对称密码算法服务器密码机必须至少支持SM4分组密码算法,包括电子密本(ECB)和密码分组链接(CBC)两种模式5.22公钥密码算法服务器密码机必须至少支持SM2公钥密码算法5.2.3密码杂凑算法服务器密码机必须至少支持SM3密码杂凑算法。5.3密钥管理5.3.1密钥管理功能服务器密码机应具有对所有密钥的产生、安装、存储、使用、销毁以及备份和恢复等功能。5.3.2密钥结构服务器密码机必须至少支持三层密钥结构:管理密钥、用户密钥/设备密钥/密钥加密密钥、会话密钥。如图1所示管理密钥用户密钥/设备密钥/密钥加密密钥等会话密钥图1密钥结构GM/T0030—2014管理密钥:用于保护服务器密码机中其他密钥和敏感信息的安全,包括对其他密钥的管理、备份、恢复等。不同服务器密码机的管理密钥互不相同。管理密钥必须安全存储。用广密钥:包括签名密钥对和加密密钥对,用于实现用户签名、验证、身份鉴别以及会话密钥的保护和协商等,代表用户或应用者的身份设备密钥:是服务器密码机的身份密钥,包括签名密钥对和加密密钥对,用于设备管理,代表服务器密码机的身份。密钥加密密钥:是定期更换的对称密钥,用于在预分配密钥情况下,对会话密钥的保护。服务器密码机可选择支持密钥加密密钥。会话密钥:用于数据加解密53.3密钥产生及安装管理密钥:由设备初始化时使用的管理工具生成或者安装,存储在服务器密码机内部的安全存储区域用户密钥:用户密钥分为签名密钥和加密密钥,答名密钥由服务器密码机生成或安装,必须支持使用物理噪声源芯片生成,必须支持使用强素数;加密密钥由密钥管理系统下发到设备中,加密密钥下发的格式遵循GM/T0018中对加密密钥的保护格式的规定,根据系统需要必须支持一定数量用户密钥对的存储区域;用户密钥对的私有密钥必须支持硬件内部安全存储,宜支持私钥访问控制码的安全访问控制。设备密钥:设备密钥分为签名密钥和加密密钥,签名密钥在设备初始化时使用管理工具生成或者安装,加密密钥由密钥管理系统下发到设备中,设备密钥存储服务器密码机内部的安全存储区域。密钥加密密钥:由密码设备管理工具生成或者安装,必须支持物理噪声源芯片生成;根据系统需要必须支持一定数量密钥加密密钥的存储区域;该密钥必须支持服务器密码机内部安全存储。会话密钥:必须支持使用物理噪声源芯片生成,以确保会话密钥的质量;必须支持一次会话更换次会话密钥;不得以明文方式导出服务器密码机;在会话密钥长期存储时,必须支持用户密钥对或者密钥加密密钥加密存储等安全保护措施。5.34密钥使用对称密钥:根据对称密钥索引号或其他密钥唯一标识,可使用内部对称密钥做运算,同时需满足对服务器密码机的运算操作权限。非对称密钥:根据非对称密钥索引号或其他密钥唯一标识,可使用内部对称密钥做运算,同时需满足对服务器密码机的运算操作权限;服务器密码机可配置是否使用私钥访问控制权限的机制,若使用私钥访问控制权限机制,在涉及签名和解密等使用内部私钥运算的操作时,应先验证该私钥的权限码是否正确。5.3.5密钥安全存储及销毁服务器密码机必须能够至少保存32对非对称密钥和100个对称密钥。服务器密码机中长期保存的密钥必须安全存储,可采用两种方式:一为采用加密存储,用于加密存储的密钥应由安全机制保证其安全,并提供对指定密钥的销毁功能;二可采用微电保护存储,应设计销毁密钥的触发装置。当触发装置被触发时,销毁微电保护所存储的所有密钥。采用微电保护的密钥可以不加密。536备份/恢复对长期保存的密钥,服务器密码机应具备备份/恢复功能。备份操作产生的备份文件必须以密文形GM/T0030—2014式存储到服务器密码机外的存储介质中,加密备份文件的密钥应有安全机制保证其安全。备份出的密钥可以恢复到服务器密码机中,同厂家的同型号的服务器密码机之间应能够互相备份恢复。密钥恢复操作只能在服务器密码机中进行。54随机数生成和检验服务器密码机应具备随机数生成功能。服务器密码机应能对生成的随机数进行随机性检验。随机数检验应符合GM/T0005的要求。5.5访问控制服务器密码机应具备管理界面,设置管理人员并赋予操作权限,通过管理界面进行密钥产生、安装备份和恢复以及日志査询等管理操作管理人员进入管理界面应进行身份鉴别。不同的管理操作应有不同的操作权限5.6设备管理服务器密码机宜具有接受管理中心的管理功能,设备管理功能的实现按照国家密码管理主管部门的要求进行。5.7日志审计服务器密码机应提供日志记录、查看和导出功能。日志内容包括:a)管理员操作行为,包括登录认证、系统配置、密钥管理等操作;b)异常事件,包括认证失败、非法访问等异常事件的记录;c)如与设备管理中心连接,则对相应操作进行记录5.8设备自检服务器密码机应具有上电时自检和接收自检指令时自检的功能设备自检功能应包括密码算法正确性检查、随机数发生器检査、存储密钥和数据的完整性检査等6服务器密码机的硬件要求6.1对外接口服务器密码机应分别提供服务接口和管理接口。支持目前主流服务器对外的RJ-45以太网接口、串口、光纤通道、USB等硬件接口协议,可以通过TCP/IP网络(100M/100M/10G)、USB或者其他接口形式与服务器和管理设备连接。6.2随机数发生器服务器密码机的随机数发生器应釆用国家密码管理主管部门批准的物理噪声源芯片,应提供多路随机源,至少采用两个独立的物理噪声源芯片实现随机数发生器应支持出厂检测、上电检测、使用检测三种检测方式a)出厂检测检测量:采集50×106比特随机数,分成50组,每组106比特;检测项目:依据GM/T0005进行检测;GM/T0030-2014检测通过标准:检测中如果有一项不通过检测标准,则告警检测不合格。允许重复1次随机数采集与检测,如果重复检测仍不合格,则判定为产品的随机数发生器失效。b)上电检测:检测量:采集20×10°比特随机数,分成20组,每组10°比特;检测项目:依据GM/T0005进行检测;检测通过标准:检测中如果有一项不通过检测标准,则告警检测不合格。允许重复1次随机数采集与检测,如果重复检测仍不合格,则判定为产品的随机数发生器失效c)使用检测:1)周期检测:检测量:釆集4×105比特随机数,分成20组,每组20000比特。检测项目:对采集随机数按照GM/T0005中除离散傅立叶检测、线性复杂度检测、通用统计检测外的12项项目检测。检测通过标准:检测中如果有一项不通过检测标准,则告警检测不合格。允许重复1次随机数采集与检测,如果重复检测仍不合格,则判定为产品的随机数发生器失效。·检测周期:可配置,检测间隔最长不超过12h。2)单次检测:检测量:根据实际应用时每次所采随机数大小确定,但长度不应小于128比特,且已通过检测的未用序列可继续用。检测项目:扑克检测。当样本长度小于320比特时,参数m=2检测通过标准:检测中如果不通过检测标准,则告警检测不合格。允许重复1次随机数采集与检测,如果重复检测仍不合格,则判定为产品的随机数发生器失效。6.3环境适应性服务器密码机的工作环境应根据实际需要遵循GB/T9813中关于“气候环境适应性”的规定要求。6.4可靠性服务器密码机的平均无故障工作时间应不低于10000h。7服务器密码机的软件要求7.1基本要求服务器密码机底层软件应采用模块化设计,应通过技术措施防止用户的非法调用。7.2应用编程接口服务器密码机的应用编程接口必须遵循GM/T0018。7.3管理工具服务器密码机应通过管理界面实现对该服务器密码机的管理功能管理工具可以安装服务器密码机上,也可以安装在服务器密码机之外的管理终端上。除管理工具对密码机进行管理,还可通过外部管理中心管理。