STM32移植到GD32的注意事项
GD32的性价比和稳定性都很高。我更喜欢用GD32.。但不是100%兼容的。需要注意一些细节。2.内部 Flash1)芯片设置读保护用法描述由于GD的Fash是自己的专利技术,STM的Fash是第三方提供的,所以GD的 Flash和STM的Fash有些许差异。GD的擦除时间会长一点解决方法在写完KEY序列以后,需要读该位,确认key已生效。所以,这里应该插入While(! (FLASH->CR &0x200);//Wait OPTWRE或可简单插入两个NOPNOPONOPO在ST库中,只有FLASH Status FLaSH Erase Option Bytes(void)FLaSH Status FlaSH ProgramOption Byte Data(uint32 t Address, uint8 t DataFLASH Status FLASH_ Enable WriteProtectionuint32 t FLASH PagesFLASH Status FLASH ReadOutProtection (Functional State New State)四个函数需要修改。2)IAP在应用中编程描述GD32由于有fash的0访问时序,同SM32在Fash的Ease和 Program上存在差别,GD32的 Erase和 Program时间比STM32的稍微长些建议对 Erase和 Progran时间进行修改解决方法将宏定义井 define erase timeout(luint32 t)OX000B000O)#define ProgramTimeout(uint32_t)ox00002000修改为:#define erasetimeout((uint32_t)OX00OFFFFF#define ProgramTimeout(uint32 t)OxOOOOFFFF备注: Erase和 Program时间宏定义在stm3210 x flash. c源文件中路径: braiesSTM32F10 x Std Periph Driversr)3)用IAR下载配置解决方法在批量牛产的时候首先会烧写一个USB的boot,这个boot自动运行后在由上位机软件进行烧写应用程序。如果boot程序不能自动运行则需要重新插拔次电源。给生产造成一些麻烦。产生不能自动运行程序的原因是如果程序设置读保护的话需要等待 FLASH CR的第9[ OPTWRE]位为1.如果没有置位的话继续执行就会出错。由」ST的执行速度慢,程序执行到读 FLASH CR寄存器的时候该位已经置1,GD的执行速度比较快,程序运行到这的时候该位还没置1,因此需要在 FLASH ReadOut Protection函数里面添加一些轮询该位为1或者加延时3.ISP烧写软件1)ISP烧写,建议使用官方烧写软件性述芯片内部同有区别解决方法建以到下载最新版本的另外也有专门的烧写软件(可以到论坛下毂如果使用自制的软件或脱机编程器,实现和完全兼容,建议修改以下参数。页擦除等待超时时间增加至整片擦除等待超时时间增加至左右字编程等待超时时间增加至,臾编程等笭超时时间增加至I/0日1)I0口外部中断使用方法措述在关闭期间,如果外部引脚有电平的变化,在使用MR打开中断后会马上进入中断服务程序。理论是打开中断前,不管管脚是否有电平的变化,都不会影响到打开后的中断响应。解决方法所以解决方法就是通过禁用上升沿或者下降沿检测寄存器来开关中断,不能使用IMR屏蔽奇存器。程序如下关闭沿检测,以达到关闭中断的目的,下降沿使用寄存器,上升沿使用寄存器2)在待机模式,PA8引脚特殊设置描述在使用低功耗的情况下,PA8会被MCU在内部被设置为地PA8复用为MU内部频率输出,超低功耗设时需要悬空解决方法在待机模式,PA8悬空不用3)低功耗下必须注意描述在使用低功耗情况下,把软件全部端口(AF)时钟关掉,无论是否有该端凵。4)当有脉冲群冲击管脚摧述需要在在进入中断后关闭中断4.定时器1)定时器输入捕获模式需要软件清中断描述sTM定吋时器输入捕获模式默认能硬件清中断,GD为了更加严格要求配置,需要做软件清中断解决方法软件清除标志位2)定时器向上脉冲计数模式设置述定时器的用法差异解决方法脉冲计数模式下,装载值必须设置为比预期值大,否则不计数在ST上如果重载值不设置(初始为0)的时候,CNT可以正常计数。在GD上如果重载值不设置保持初始为0的时候,会因为重载值为零,即便是来一个脉冲也会导致所有的寄存器复位从而不能正常计数。型号GD32F1系列MCUF|ah256B8及以上的型号)3)TIM、ADC模块描述Tmer、ADC模块的触发信号宽度要求解决方法|由于内部有高速和低速两条外围总线,Tmer、ADC模块和其他外设共同使用这两个总线。GD32F103/101系列Fash128KB及以下的型号, Timer、ADC等模块识別触发信号的条件是触发信号宽度大于模块所在总线的时钟宽度5.串口 USART1) USART连续发送数据字节有空闲位带述字节间有空闲位解决方法|对于一般的通讯米说,不会有影响,只对于一般在通讯上有特殊协议的,才会产生数据不准确的情况所以,特定情况,修改程序6.I2C总线1)硬件L2C特殊配置述GD的C相对STM的来说要少一个标志位解决、宏地址定义改交方法2、硬件I2C在会在向从机发送7bits地址完成后,从札还没来得及识别。(看客户应用)我们可以在发送完7bits后加个延时,让从机完全识别I2C Send7bitAddress(I2C1, EEPROM ADDRESS, I2C Direction TransmitterintOfffhile(i --3、检测ADDR不能使用I2 C Checkevent函数,因为他会清除ADR,可以使用I2 C Get FlagStatus函数就是把while(! I2C CheckEvent(I2C1I2C EVENT MASTER TRANSMITTER MODE SELECTED))Ey while(! I2C GetFlagStatus(I2C1, I2C FLAG ADDR))4、还有个关于编程步骤的严谨性,跟STW想比,我们是先 Clcar ack,再 Clear Arrd。7.ADC采集1)ADC采样设置述ADC启动解决方法|分三个方面时写入后,需要等待一段时间,如果用库的话就在 ADC CMD后面加20us左右的延付如果采用中断获得采样数据后,需要软件清除中断。8. SDio1) SDIO DAT3pin的在1 bit bus mode和4 bit bus mode下的配置摧述1、SD|O在1 bit bus mode下,DAT3pin是低电平,这样会导致 SD Card进入SP!模式。原因:初始化失败的原因主要是因为GD32的芯片SDO的DAT3∏存在BUG2、在4位模式下,通过上面的方法,程序能止常初始化,但不能正常读写SD卡原因:因为DAT3∏在前面已经配置成推挽输出,所以在4位模式下,不危正常读下。在调用4位模式前,把DAT3的端凵配置成复用推挽输入即可解决问题解决方法「1、1 bit bus mode的解决方法:建议在使能之前,先把配置成推挽输出,)且要置成高电平,使保持高电平即可2、4 bit bus mode的解决方法:在调用4位模式前,把DAT3的端口配置成复用输出即可解决问题。2)程序在刚烧完后能正常读写SD卡,断电再上电后,SD卡初始化失败,需要手动复位一次后才正常描述在某些SD卡中,GD32断电再上电,会引起SD卡上的时钟信号不正常,导致SD卡发送命令失败。解决方法在程序中,打开时钟后,增加一小段延时,以保证下时钟信号稳定。这个延时添加的地方:在即的配置文件中,然后在这个函数中找到就在这个后面加个延时。10. USBA, USB OTG1)客户使用的原工程时需要注意几点解|1、在中,增加如下图红色字体语句for (1=0; 18; i++) EPli= GetEndPoiNT(i)for(i=0:iregs. HC REGS [num]->HCCHAR, hcchar d3 2)pdev->host hc Status =HC NAK而V2.1.0版本的NAK处理过程如下else if (hcint b nak)if(hcchar b. eptype = EP TYPE_ INTR)UNMASK HOST INT CHH(num)USB OTG HC Halt(pdev, numelse if ((hcchar. b. eptype = EP TYPE CTRL)(hcchar b eptype = EP_ TYPE BULK))A re-activate the channel *hcchar, b chen =1hcchar b chris =0USB OTG WRITE REG32(&pdev->regs. HC REGS [num]->HCCHAR, hcchar d32)pdey->host HC Status [num]=HC_NAKCLEAR HC INT(hcreg, nak)唯一的区别就是 CLEAR HC INT( here,nak)的位置,在Ⅵ1.0.0版本中对于CTRL和BUK端点的NAK中断没有清除NAK,我们的芯片会因此产生多次IN传输的请求,导致数据传输错误。改为V2.1.1的写法后传输正常。(注意 HC Status在V2.1.0是数组,在Ⅵ1.0.0是单个数据,直接拷贝的话要去掉后面的[num])B.USB外设的工作频率有限制摧述有最低工作频率的要求,也就是APB1分频后的时钟必须大于12MHz,比如HCLK为56MHz,APB1的最大分频系数为4,56/4=14MHz,可以正常工作。11 SPI1)输入与输出配置要求(STM32不需要如此要求)解决丨GD32在使用SP时,o的配置必须严格遵守主从模式下的输入与输出配置,而方法STM32无此要求,相关代码如下主机模式下|o配置(主机以SP为例):GPIO InitStructure gPio Mode gPio Mode af plGPIO_ Init Structure GPIo Speed GPlO Speed 50MHzGPIO InitStructure. GPio Pin= GPlO Pin 5 GPIO Pin_ 7;GPIO Init(GPIOA, &GPIO InitstructureGPio Init Structure gPio Mode gPio Mode IN floating:GPio InitStructure gpio Pin gpio pin 6GPIO Init(GPIOA, &GPIO InitStructure)从机模式下o配置(从机以SP2为例)GPIo Init Structure GPio Mode gPlo Mode IN FloatingGPIO InitStructure GPIO Speed= GPl Speed 50MHzGPIO_InitStructure GPIO_ Pin GPIO Pin_13 GPIO_ Pin_15GPIO Init(GPIOB, &GPIO InitStructure)gPio Initstructure gpio mode gpio mode af pp.GPIO InitStructure. GPio Pin= GPIo Pin 14:GPIO_Init(GPIOB, &GPIO_Initstructure);3)在GD32的SP的时钟信号,空闲状态需要配置成高电平,以保证数据的稳定性,具体代码如下:红色字体代码解决SPI_ InitStructure SPl Direction =SPI_ Direction_ 2Lines fullDuplex;方法SPI InitStructure SPl Mode SPi Mode master.SPI Initstructure SPl Data Size= SPl Data Size 8bSPlInitStructure SPl_CPOL= SPI CPOL HighSPl Initstructure SPl CPHA= SPI CPHA 2EdgeSPI InitStructure SPI NSS= SPI NSS SoftSPI InitStructure SPl BaudRate Prescaler =SPI Baud Rate Prescaler 256:SPI Initstructure, Spi FirstBit= SPI FirstBit MSBSPI InitStructure SPl CRCPolynomial =7;SPl Init(sPl1, &SPl Initstructure);4)当作为从机时,在GD32中,时钟信号必须为8的整数倍。例如:红色字体代码解决SPI_InitStructure SPl_ Direction =SPl_ Direction_ 2Lines_ Full Duplex;方法SPI InitStructure. SPl Mode= SPl Mode MasterSPI InitStructure SPSPi Data Size 8SPl InitStructure SPl CPOL= SPI CPOL High;SPI Init Structure. SPl CPHA SPI CPHA_ 2EdgeSPI Initstructure SPl NSS= SPI NSs SoftSPI Initstructure Spl BaudRatePrescaler= SPl BaudRatePrescaler 256SPI InitStructure. SPl FirstBit= SPl First Bit MSBSPl Initstructure SPl CRCPolynomial =7;SPI Init(SPI1, &SPl InitStructure)5)在GD32中,不能使用SPLS_FLAG_BSY该位来判断SP总线数据是否接收或发送完成12.看门狗1)进入SToP模式前打开看门狗,通过RTc的ALR唤醒后,程序会不断被复位的现像摧述WDG内部有个 Reload信号,KEY奇器写AAA会使其拉高,过段时间自动拉低。在拉底之前进入STOP状态会使 Reload信号一直为高,等到退出SToP后也保持为高,之后再写AAAA没有办法让 Reload产生上升沿,也就没办法更新计数器了解决方法「进STOP之前不要 Reload,也可以调整下程序的顺序,把WwDG的配置放到RIC配置之前,效果是一样的。
- 2021-05-06下载
- 积分：1
基于FPGA的任意波形发生器的研究与设计详细说明文档
非常详细的资料，介绍了FPGA的DDS技术，文档内有verilog的源代码，可以直接使用，非常适合初学者，快点下载吧。ABSTRACTWith the rapid development of science and technology, electronic measurementtechnique has been widely used in each field such as electronics, machinery, medical,measurement and space. The electronic measurement technology needs to use variousforms of high quality source. So arbitrary waveform generator has very importantpractical significance. The development of arbitrary waveform generator, which basedon Direct Digital Synthesis is discussed in this paper. The generator can produce notonly the conventional waveform such as sine wave, square, triangle wave andsawtooth wave, but the arbitrary waveform, thus this can meet the need of the studyThe work of this paper is as follows:( 1) The domestic and overseas status about the arbitrary waveform generator arediscussed. Clarify the various ways of this synthesis technology of frequency andtechnical comparison, and direct digital frequency synthesis technology is selected toresearch(2)Introduce the hardware design in this system structure and the realization offunction, and a detailed description is given about system components. The singlechip microcomputer is chosen as control module, we use FPga as the coretechnology to realize DDs. The periphery of the circuit design and interfacetechnology is analyzed(3) This paper analyses the working principle, characteristics and technical indexesof the DDS. The design is based on EP1C3T144C8 FPGA chips. Realize DDSfunction through the use of phase accumulator and waveform RoM, and apply enablemodule and the determinant keyboard to present the flexible output of variouswaveform(4) The system test data is given. The reason caused by stray and noise influencingthe spectral purity is analyzedKEY WORDS: Electronic measurement; arbitrary waveform generator; DDS; SCM; FPGA华南师范大学学位论文原创性声明本人郑重声明:所呈交的学位论文,是本人在导师的指导下,独立进行研究作所取得的成果。除文中已经注明引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出重要贡献的个人和集体,均已在文中以明确的方式标明。本人完全意识到此声明的法律结果由本人承担。论文作者签名:日期:29年6月5日学位论文使用授权声明本人完全了解华南师范大学有关收集、保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属华南师范大学。学校有权保留并向国家主管部门或其指定机构送交论文的电子版和纸质版,允许学位论文被检索、查阅和借阅。学校可以公布学位论文的全部或部分内容,可以允许采用影印、缩印、数字化或其他复制手段保存、汇编学位论文。(保密的论文在解密后遵守此规定)保密论文注释:本学位论文属于保密范围,在年后解密适用本授权书。非保密论文注释:本学位论文不属于保密范围,适用本授权书论文作者签名:导师签名+1期:10年6月5日日期:22)年b月S日第一章绪论本章主要介绍任意波形发生器的研究意义,以及发展的概况与趋势,并介绍本设计所需要做的软硬件工作,提出设计需要实现的目标。11任意波形发生器的研究意义任意波形发生器( Arbitrary Waveform Generator,AWG)实际上是一种多波型的信号发生器,它不仅能产生正弦波、方波、三角波、斜波和指数波等常规波形,也可以表现出载波调制的多样化,如:产生调频、调幅、调相和脉冲调制等。更可以通过计算机软件实现波形的编辑,从而生成用户所需要的各种任意波形,来满足各种实验研究的需要随着科学技术的飞速发展,电子测量技术被广泛应用在电子、机械、医疗、测控及航天等各个领域。许多电子系统,甚至电子器件只有在一定的电信号作用下,其性能才能显露出来。另一方面,一些电器设备在研究和生产过程中也少不了信号源,它们借助信号源通过测量来鉴定其性能的优劣。所以许多现代电子设备和系统的功能如何,都直接的取决于信号源质量的高低,如何产生高稳定度、高准确度的信号是任意波形发生器研制的关键。因此,信号发生器的表现就至关重要。我国的电子测量技术起步较晚,虽然在一些领域也取得了许多突破性进展,但是与世界先进水平相比,仍然存在着很大的差距。因此提高国内电子测量仪器的研制水平,加强核心技术的研发,对我国电子测量技术的发展,有着非常重要的意义。12任意波形发生器的发展概况最早的信号发生器主要采用RC构成振荡电路。如1928年美国先后生产出的调幅信号发生器与调频信号发生器。20世纪40年代许多国家已经开始研究脉冲信号发生器。1962年美国 Wavetek公司在RC电路的基础上,又推出了函数发生器产品。在60年代初,起源于通信领域的频率合成技术也引用到信号源上,出现了合成信号发生器。自80年代以来人们又将微机技术引入信号源,出现了任意波形发生器。早期的信号发生器主要采用模拟电子技术,电路结构复杂,工艺不够成熟,因此存在着如:漂移较大,输岀波形的幅度稳定性差,模拟器件构成的电路尺寸大、价格贵、功耗大等缺点。80年代以后,现代电子、计算机和信号处理等技术的发展,极大的促进了数字化技术在电子测量仪器的应用。高集成化微处理器的出现,增大了更复杂波形产生与波形稳定的操控性。这时期的波形发生器多以软件为主,实质是采用微处理器对DAC的程序控制,从而得到各种所需波形。任意波形发生器的实现方案主要有程序控制输出、DMA输出、可变时钟计数器寻址和直接数字频率合成等多种方式2。目前任意波形发生器的研制主要基于DDS(直接数字频率合成)技术,与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在通信、测量与电子仪器领域,是实现设备全数字化的一个关键技术。近20年发展迅速,因此许多国家都在进行DDS专用芯片的研制。其中AD公司较为突出,如常见的AD9852、AD9858等产品,现在又推出了性能更强大的AD9952、AD9958、AD9912。其中AD9912包含可提供谐波杂散抑制的辅助低功耗DDS内核,以及48位频率调谐字和内置比较器,具有1GSPS内部时钟速率和高达400MHz直接输出。基于DDS技术的任意波形发生器的发展也同步进行,目前的任意波形发生器的产品结构形式主要有三种:独立仪器结构形式、PC总线插卡式和VⅪI模块式。近几年国际任意波形发生器技术主要发展,除了输出波形频率的提高和更方便的波形输入外,便是与ⅴX资源的结合。在测量和产生复杂的任意波形时,VXI系统资源在这些应用中具有较为明显的优势,尤其对自动测试系统(ATE特别有用。任意波形发生器在商业研发生产中,以 Agilent公司和 Tektronix公司最具有代表性,其任意波形发生器产品已经形成相当的市场占有率,并以优异的产品技术,引领着该领域的发展。如: Agilent公司的N6030A任意波形发生器,它拥有15位的垂直分辨率,125GS/s的采样频率,500MH的输出频率。 Tektronixκ公司更是于2008年推出了性能与速度更为优异的产品:AWG700。采样频率高达24GS/s,也可以做到96GHz有效RF频率输出。不仅如此,该产品还提供了高达10位的垂直分辨率:10位(无标记输出)或8位(带有两个标记输出);高达64M(64:80000点的记录长度,提供了更长的数据流;低至100f分辨率的边沿定时位移控制;16000步序列功能,创建无穷大波形循环、跳转和条件分支。能够生成高速串行信号、多电平信号、为存储设备测试生成信号、宽带RF信号。我国从90年代才开始研制任意波形发生器,比较有代表性的产品有北京普源精电科技有限公司生产的DG3121A,它拥有14位的垂直分辨率、300MSa/的采样率和120MHz的最高频率输出。它是业界第一个具备了数字逻辑输出功能的任意波形发生器。指标在国产的函数/任意波形发生器中处于优势地位,在同类产品中,具有最完备的通信接口,具备RS232,USB,GPIB,LAN。但比起同类产品 Agilent公司的33250A在脉冲频率和频率稳定度等方面还有很大差距。不过普源还是在技术长有不少的创新,比如研制出了业界首台混合信号任意波形发生器。北京凯弘仪器生产的基于DDS的函数发生器就很有特色,由于内置了衰减器,能够实现最小01mVpp的输出和00ldB的分辨率。总体而言,国产任意波形发生器自研制以来取得了巨大的进步,但是在最高采样率,最大输出频率、频率稳定度和准确度等指标上和世界先进水平还存在着较大的差距1.3发展趋势由于电子测量技术及其他部门对各类信号发生器的广泛需求及电子技术的迅速发展,促使信号发生器种类日益增多,性能日益提高,尤其随着70年代微处理器的出现,更促使信号发生器向着自动化、智能化方向发展。现在,许多信号发生器除了带有微处理器,因而具备了自校、自检、自动故障诊断和自动波形形成和修正等功能外,还带有IEE488或RS232总线,可以和控制计算机及其他测量仪器一起方便地构成自动测试系统。今后,任意波形发生器在较高的取样率,分辨率,记录长度和线性等方面功能会更强,任意波形发生器在射频和无线测试领域将会获得部分市场。当前信号发生器总的趋势是向着宽频率覆盖、高频率精度、多功能、多用途、自动化和智能方向发展14本文的主要工作硬件设计●电源模块电路的设计:各部件工作电压不同,有5V、3.3V、1.5V三种情况,因此须设计出满足各部件正常工作的电源模块。●单片机系统与接口电路设计单片机作为控制模块,实现与上位机信息传递与通信等各种功能,须设计出单片机的控制模块与相关接口电路●D/A转换与滤波电路的设计D/A转换器与滤波是整个电路的后续处理,D/A转换器实现波形的模拟输出、滤波器则选择合适的滤波器完成对信号的修整。●基于FPGA的DDS模块电路的设计FPGA实现DDS功能是整个设计的关键部分,根据相关原理,设计适合的逻辑图。●整机PCB板设计用 PROTEL DXP2004绘制电路板。软件使用●用Kei1C51对单片机传递信息在 Keil c51环境下,编写程序,完成计算机与单片机的通讯,Kei1提供了包括C编译器、宏汇编、连接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案,通过一个集成开发环境(μ vision)将这些部份组合在起,为单片机的使用提供良好的平台。●在 QuartusⅡ下对FGA进行设计在该环境下,实现FPGA的DDS电路设计实现目标波形要求:常规波形(正弦波、方波,三角波等)、任意波形存储深度:1—1024个点幅度分辨率:8位输出频率范围:1Hz1MHz(固定波形)设计目标:不仅可以生成方波、三角波、正弦波等标准波形,而且还要可以生成用户所需要的任意波形,同时输出波形的频率和幅度均可编程控制。4第二章任意波形发生器的理论分析本章首先介绍了频率合成技术的相关情况,并对三种不同形式的频率合成技术进行分析。同时系统的阐述了DDS的基本组成结构、工作原理、工作特点与技术指标,为DDS的构建打下理论基础。21频率合成技术简介频率合成是指从一个高稳定的参考频率,经过各种技术处理,生成一系列稳定的频率输出。频率合成的概念就是由一个或几个参考频率通过一些转换,产生个或多个频率信号的过程。频率合成技术一般分为直接式(DS)、间接式(PLL)和直接数字式(DDS)三种基本形式。早期的频率合成采用直接式的方式,是由一个或多个晶体震荡器经分频、倍频、混频对一个或几个基准频率进行加、减、乘、除运算产生所需要的频率信号,并通过滤波器产出,这是最早的频率合成信号源的方法。目前该方法仍在使用,主要是因为它频率转换速度、相位噪声低,比较容易实现4。但是该方式涉及的合成器体积过于庞大,而且成本较高,结构复杂、产生任意波形的可控性较低间接合成式是基于锁相环的原理,即PLL。它与前者相比,输出频率的稳定度和准确度都有明显的提高,频谱纯度等性能也有较大改善。主要是因为信号源的振荡频率被固定在频率计数器的时基上,也就是说以稳定度高的振荡器为基准。因此,锁相环的输出频率就与基准频率一致,振荡器输出信号和参考信号之间的相位差为固定的常数,而且锁相环的突出优点是能够抑制叠加到输入信号上的噪声。这是直接式频率合成方法所不能达到的。PLL还有体积小、性价比较高等一系列优点。但是PLL技术也有明显的缺点,采取闭环控制,系统的输出频率改变后,重新达到稳定的时间也就比较长,一般为毫秒级,很难满足高频率分辨率与快速转换率同时具备的要求,因此也有明显瑕疵。直接数字频率合成技术从原理上实现了突破。前两种方法都是通过对基准频率进行运算得出,而DDS技术则是从相位的概念进行频率合成。它按一定的相位间隔,将待产生的波形幅度的二进制数据存储于高速存储器作为查找表,用参考频率源(一般为晶体振荡器)作为时钟,用频率控制字决定每次从查找表中取出波形数据的相位间隔,以产生不同的输出频率,对取出的波形数据通过高速D/A转换器来合成出存储在存储器内的波形。直接数字频率合成技术的主要优点是输出相位连续、相对带宽较大、频率分辨率很高、可编程、准确度和稳定度都比较高。DDS技术是利用查表法来产生波形,而通过修改存储在ROM里的数据,就可以产生任意波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形,而且还可以根据需要利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形。DDSDirect Digital Synthesis)的概念首先由美国学者 J.Tiemcy, C. M.Rader和B.Gold在1971年提出,但限于当时的技术和工艺水平,DDS技术仅仅限于理论研究,而没有应用到实际中去。近20年来,随着Ⅴ LSI( Very Large Scale Integration),FPGA( Field ProgrammableGates Array)以及DSP( Digital Signal Processing)的发展,这种结构独特的频率合成技术得到了飞速发展。目前该技术已经被广泛用于接收机本振、信号发生器、通信系统、雷达系统等相关领域中。22DDS的基本原理和工作特点22DDS的基本结构DDS( Direct Digital Synthesis技术设计思想是基于数值计算信号波形的抽样值来实现频率合成的。它包括数字器件与模拟器件两部分,主要有相位累加器ROM波形查询表、数模转换器组成。其基本框图如下。相位累加器波形RoMD/A转换器低通滤波器控制字K输出时钟图21DDS结构框图(1)相位累加器是DDS的核心部分。一般是由数字全加器和数字寄存器组成实现相位累加。如下图所示。N频率挖制字K加法器备存器时钟频率c图22相位累加器结构框图般DDS的累加器都釆用二进制,线性数字信号通过相位累加器实现逐级的累加。假设累加器字长为N,频率控制字为K,控制时钟频率为f,系统在同
- 2020-12-09下载
- 积分：1
