01982142matlab_rtw

VC++课程设计：数字电路逻辑仿真器源码+文档，程序已实现了几大模块：元件数据结构模块，电路图编辑模块，元件库模块，计算结果(仿真)模块。主要参考的是：Electronics Workbench这个软件。(图标都是偷他的☺ )时间有限，我只做了逻辑门，触发器没做。其它储如线性电路，非线性电路。由于我电子学得巨菜，且从小就深恶痛绝中。没办法做。还有，元件的移动，删除，新建，保存，都没时间做了，现在正考研复习中。

GS1 DataMatrix Introduction and technical overview

说明：  双讲检测，效果还行，可以运行。。。。。。。。(Double talk detection, the effect is OK, can run)

基于滚动轴承的多小波预处理方法 多小波阈值去噪方法(Multiwavelet pretreatment)

说明：  Kohonen网络是自组织竞争型神经网络的一种,该网络为无监督学习网络,能够识别环境特征并自动聚类(Kohonen network is a type of self-organizing competitive neural network, which is an unsupervised learning network that can recognize environmental features and automatically cluster)

python软件下载，最新的python软件，好用，里面的内容协议都是最新的。(python software download, latest python software, easy to use, the contents of which are the latest agreement.)

EEPROM接口的FPGA实现 工程说明 AT93C46在DI接收到读指令时，地址被解码，数据在DO引脚上串行输出。写周期是完全自主调时的，在写入之前不需要单独的擦除周期。本项目要求AT93C46完成读和写功能的混合功能。 案例补充说明 本案例要求实现一个AT93C46的接口能够根据命令，实现EWEN、WRITE和READ功能，在这里我们提供了具体的设计思路： 1. 上游模块在rdy=1时，给出start命令，开始进行EWEN、WRITE或者READ操作；在rdy=0期间，start命令无效。 2. 当start有效时，如果mode=0表示进行EWEN操作；mode=1表示进行WRITE操作；mode=2表示进行READ操作。 3. 当start有效时，addr和wdata有效。 4. 当进行EWEN操作时，将addr写入at93c46。 5. 当进行WRITE操作时，将addr和wdata写入at93c46。 6. 当进行READ操作时，将addr写入at93c46，并从at93c46读到数据，通过rdata和rdata_vld返回给上游模块。(FPGA implementation of EEPROM interface Engineering description)

资源描述一个用python编写的简单网页数据抓取的爬虫，用到了 beautifulsoup 和多线程处理

解算双像片空间后方交会中像片的6个外方位元素，精度达到0.001(Solution double photo photo space resection in 6 of exterior orientation elements, the precision of 0.001)

gams代码，cge学习中关于实例的代码比较少，这份文件详细的CGE建模和GAMS代码(Gams code, CGE learning about instance code is relatively small, this document detailed CGE modeling and GAMS code)