Simplified_PID_Controller

本书共分为12章，通过介绍React中有价值的设计模式，展示如何将设计模式和最佳实践应用于现实的新项目和已有项目中。主要内容包括帮助读者理解React的基本概念，学习编写整洁、可维护的代码；优化React组件，使应用拥有更快的速度和响应性；介绍如何有效地编写测试，避免反模式，开源组件并对React生态系统做贡献。(This book is divided into 12 chapters, showing how to apply design patterns and best practices to real-world new and existing projects by introducing valuable design patterns in React. The main contents include helping readers understand the basic concepts of React, learning to write clean and maintainable code, optimizing React components to make applications faster and responsive, and introducing how to write tests effectively to avoid anti-patterns, open source components and contribute to the React ecosystem.)

1、实现自动链接页面PR值检测、Alexa世界排名检测。 2、实现无人职守，24小时即时完成链接交换 3、自主管理、添加、删除、推荐等级等管理动作。 4、使用ASP.NET 2.0核心，安全高效！ 5、标签模版化页面设置，你可以随意修改自己喜欢的风格！-one for automatic link pages PR detection, detection Alexa ranking in the world. 2, unattended, 24 hours instead of three link exchange, self-management, add, delete, recommended management actions, such as grading. 4, the use of ASP.NET 2.0 core, safe and efficient! 5, labeling template set of pages, you can be amended at their favorite style!

说明：  ICA去噪的代码，比较好用，推荐给大家，推荐给大家(ICA denoising procedures, very easy to use, recommended for everyone to use)

可控硅无极调光(Stepless dimming of controlled silicon)

实现isodata聚类算法，简单的二维数组点为例，易运行(ISODATA clustering algorithm, simple two-dimensional array points for example, easy to run)

说明：  窗体应用，仅供参考。 提供源代码说明，VS2015版本，对现在许多学生有用(Form Application Provide source code instructions, VS2015 version, useful for many students today)

由鼠标控制的Flash线条动画，鼠标划一条带阴影的线，鼠标点击一下会出现一条线段，再次点击会决定线的终点，可折弯的线条，单击次数越多，画的越多。

1945 bobosiji版,game maker 6.0-1945 bobosiji version 6.0 game maker

Art_of_writing_testbenches,学习写testbench的经典书籍(Art_of_writing_testbenches. Learning to write the classic books testbench)

说明：  VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于 VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原 语句，如if语句、子程序和函数等，便于阅读和应用。具体特点如下： 1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下 （top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设 计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数 据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句， 用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文 档资料的保存和广泛使用。(VHDL Basic Grammar Paper)