esprit

stm32f1系列 ADC例程 带DMA传送 采用库函数方式编写(stm32f1 ADC demo usart with DMA send out)

说明：  整合excel文件，将多个文件整合进一个文件(Integrate Excel files to integrate multiple files into one file)

我不太懂这个是不是有用的 希望如果没有用帮我删掉……抱歉啦-I do not quite understand this is not useful, if not used to help me ... sorry deleted Matata

題目說明：給你一連串僅包含0和1的字串 （字串長度最大到1000000，字串從第0個字元開始），要請你回答我們在第i個和第j個字元之間(包含第i個和第j個)、 是否所有的字元均相同 (均為1或均為0)。如果均相同請回答Yes、 否則請回答No。输入每筆測試資料的第一列為一個僅包含0和1的字串，下一列有1個整數n 代表對於上一列字串以下有n個問題。皆下來的 n 列每列有2個非負的整數分別代表 i和 j。输出對每一列測試字串，請先輸出第幾個的案例。然後根據 n 個問題回答肯定或否定的。解法：1.用获取讀入整行字串輸入、 並計算長度2.先判斷第 0 個位置，为 0 則把 0 存入另一個整數陣列，为 1 則存 13.用迴圈把字串陣列轉換存到整數陣列、 遇到字元 0 則值不變、 遇到字元 1 則加 14.欲判斷的i、 j位置都為字元 0、 且整數陣列i、 j位置的值相同、 代表有一連串 0、 輸出是5.欲判斷的i j位置都為字元 1，且整數陣列i、 j位置的值相減為i、 j的差、 代表有一連串 1，輸出是6.其他情況輸出号

Clock gating logic for LEON3 processor.

说明：  附有建模文档，和支撑论文，使用simukink建模(With modeling documents and supporting papers, use simukink to model)

说明：  ppyy的一个文件，作为介绍入门，其中的代码是非常简洁的(A file of ppyy as an introduction to introduction)

matlab code for fuzzy logic algorithm

微机原理课程设计整点报时系统，武汉理工大学开发的试验箱！-Microcomputer Principles of curriculum design, the whole point timekeeping system, Wuhan University of Technology developed by Chambers!

说明：  在线office编辑，多人同时编辑，希望大家喜欢(Online office editors, many people edit at the same time, I hope you like it.)