登录
首页 » Verilog » new

new

于 2017-10-19 发布 文件大小:6KB
0 228
下载积分: 1 下载次数: 2

代码说明:

  1、PC和寄存器组使用时钟触发。 2、指令存储器和数据存储器存储单元宽度一律使用8位,即一个字节的存储单位。 3、控制器部分可以考虑用控制信号真值表方法(有共性部分)与用case语句方法逐个产生各指令其它控制信号相配合,注意:信号必须与状态配合。。当然,还可以用其它方法,自己考虑。 4、试用的汇编程序,而且必须包含所要求的所有指令。Slt、sltu指令必须检查两种情况:“小于”和“大于等于”;beq、bne指令必须检查两种情况:“等”和“不等”。这段汇编程序必须尽量优化,同时,给出每条指令在内存中的地址。(1, PC and register groups are clocked. 2, the command memory and data memory storage unit width will use 8 bits, that is, a byte storage unit. 3, the controller part can be considered with the control signal truth table method (common part) and with the case statement method to produce each command other control signal match, Note: the signal must be with the state. The Of course, you can also use other methods to consider their own. 4, try the assembler, and must contain all the required instructions. Slt, sltu instruction must check two cases: "less than" and "greater than or equal to"; beq, bne instruction must check two cases: "wait" and "unequal". This assembler must be optimized as much as possible, giving the address of each instruction in memory.)

文件列表:

new\ALU.v
new\ControlUnit.v
new\CPU.v
new\DataMemory.v
new\DR.v
new\Extend.v
new\InstructionMemory.v
new\IR.v
new\Mux_32.v
new\Mux_PCSrc.v
new\Mux_RegDst.v
new\PC.v
new\Regfile.v
new\test.v
new

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 83390068Phydyas2
    说明:  PHYDAYS项目组研究成果,包括滤波器的设计,fbmc的系统的快速实现等(PHYDAYS Research results, including filter design, fast implementation of fbmc system, etc.)
    2019-03-21 10:38:23下载
    积分:1
  • apdu4j-master
    说明:  GlobalPlatform 核心功能 jar包(GlobalPlatform core jar package)
    2019-07-10 19:16:47下载
    积分:1
  • FrameElement32
    计算梁的质量矩阵和刚度矩阵,铁木辛柯梁的质量矩阵和刚度矩阵,梁的质量矩阵和刚度矩阵(Calculate the mass matrix and stiffness matrix of beams)
    2021-02-09 16:19:53下载
    积分:1
  • GBA game Tetris FOSS
    GBA游戏俄罗斯方块源码-GBA game Tetris FOSS
    2022-07-19 15:39:50下载
    积分:1
  • 一个物流单据管理模块,主要运用ADO对象操纵数据库的技术。...
    一个物流单据管理模块,主要运用ADO对象操纵数据库的技术。-a logistics document management module, the main use ADO object manipulation of database technology.
    2023-08-30 03:50:03下载
    积分:1
  • DATABASE
    Students database search system
    2018-12-15 18:11:10下载
    积分:1
  • 3D立体卡通文字特效
    说明:  一款效果使用纯js和CSS3制作的炫酷3D立体卡通文字特效(A cool 3D cartoon text special effect using pure JS and CSS3)
    2019-01-08 10:47:05下载
    积分:1
  • 用Delphi编制的GIS
    用delphi编制的GIS,采用MapwinGIS控件,有多个例子,很好有参考价值。 用delphi编制的GIS,采用MapwinGIS控件,有多个例子,很好有参考价值。 用delphi编制的GIS,采用MapwinGIS控件,有多个例子,很好有参考价值。 用delphi编制的GIS,采用MapwinGIS控件,有多个例子,很好有参考价值。
    2022-01-22 11:45:53下载
    积分:1
  • Flash 图片旋转360度源文件
    Flash 图片旋转360度源文件,旋转过程中会感受鼠标的变化,改变旋转的速度,围绕成有一定空间感的图片旋转,整圈旋转效果,附有完整版的Flash源码文件,作Flash图片动画的可参考一下这个范例。
    2022-04-13 16:06:52下载
    积分:1
  • VHDL 基础语法篇
    说明:  VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言,具有结构严谨、描述能力强的特点,由于 VHDL语言来源于C、Fortran等计算机高级语言,在VHDL语言中保留了部分高级语言的原 语句,如if语句、子程序和函数等,便于阅读和应用。具体特点如下: 1. 支持从系统级到门级电路的描述,既支持自底向上(bottom-up)的设计也支持从顶向下 (top-down)的设计,同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体(entity)和结构体(architecture),实体包含设 计系统单元的输入和输出端口信息,结构体描述设计单元的组成和行为,便于各模块之间数 据传送。利用单元(componet)、块(block)、过程(procure)和函数(function)等语句, 用结构化层次化的描述方法,使复杂电路的设计更加简便。采用包的概念,便于标准设计文 档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
    2020-06-20 14:20:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载