blif2verilog-v1.2
于 2013-11-30 发布
文件大小:69KB
0 264
下载积分: 1
下载次数: 4
代码说明：
将BLIF（Berkeley Logic Interchange Format）格式的电路转换为verilog代码，使用perl编写，需要perl环境才能使用。 内含BLIF格式的官方说明。(Translate BLIF（Berkeley Logic Interchange Format）circuit to verilog description, the translator need perl environment to run. Please check you have related tools. Also include a offical document about BLIF explanation.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
