TDTL_zero_order
于 2012-04-28 发布
文件大小:27KB
0 260
下载积分: 1
下载次数: 8
代码说明：
在matlab与SystemGenerator的平台下实现零阶时延数字正切锁相环。此模块最终能达到与输入信号同频率。(In the matlab, and SystemGenerator the platform, zero-order delay tangent digital phase-locked loop. This module is ultimately to reach input signal with the same frequency.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
